91存廖储单元15学时.pptVIP

* Flash存储器接口设计 Flash设计实例 Nor Flash Nand Flash * * * * * * * * Write data is put on BL1. BL2 need a PMOS load or precharged to VDD/(VDD – Vt). Opposite phase output. Need refresh (write X). * Write 1 will lead to Vt lost; could make up by putting a high voltage on WL. Destroy value when read, need to refresh. Read operation requires sense amplifier. Cs is necessary, should be included in design. * * * * * 存储单元 * 什么是SoC 逻辑单元 Analog 静态RAM CPU 内核 PAD * Memory wall * 核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。 一个金字塔结构的多层存储体系 充分体现出容量和速度关系 Cache—主存层次 ： 解决CPU与主存的速度上的差距 ； 主存—辅存层次 ： 解决存储的大容量要求和低成本之间的矛盾 。 多层存储结构概念 * SoC中存储系统层次性结构 芯片级 板级 嵌入式处理器核（寄存器） 紧密耦合存储器TCM 片上SRAM 片外SDRAM、SRAM FLASH及其他非易失存储器 Cache 缓冲器 每bit价格降低 容量增大 存取时间增大 访问频度降低 存取能耗增大 * 主存储器的主要技术指标 存储容量 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定） 实际存储容量：在计算机系统中具体配置了多少内存。 存取速度：存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。 可靠性：可靠性是用平均故障间隔时间来衡量（MTBF, Mean Time Between Failures） 功耗：通常是指每个存储元消耗功率的大小 * 存储结构 * 存储器基本结构:译码器 Word 0 Word 1 Word 2 Word N-2 Word N-1 Storage cell M bits M bits N words S 0 S 1 S 2 S N -2 A 0 A 1 A K -1 K = log 2 N S N -1 Word 0 Word 1 Word 2 Word N-2 Word N-1 Storage cell S 0 Input-Output ( M bits) 直接实现的 N x M存储器结构 Too many select signals: N words = N select signals K = log 2 N 译码器减少了地址位的数目 Input-Output ( M bits) Decoder * 存储器结构:阵列 阵列结构的存储器组织 * 存储器结构:层次化 层次化的存储结构。块选择器使每次只有一个存储块工作。 * 随机存取存储器RAM a. 静态RAM 同步SRAM 在统一时钟的控制下同步操作，一般支持突发操作 FIFO 先进先出 Multi-SRAM 具有多数据端口 非挥发 SRAM(NV SRAM) 静态加后备电源 类SRAM 用动态RAM，内部加刷新电路 b. 动态RAM SDRAM DDR II SDRAM DDRIII SDRAM 只读存储器ROM a. 掩膜式ROM b. 可编程的PROM c. 可用紫外线擦除、可编程的EPROM d. 可用电擦除、可编程的E2PROM等 e. 在线编程擦除的FLASH 半导体存储器的分类 * 按构成存储器的器件和存储介质分类 半导体存储器 磁盘和磁带等磁表面存储器 光电存储器 按存取方式分类 随机存储器RAM (Random Access Memory) 只读存储器ROM（Read-Only Memory） 串行访问存储器(Serial Access Storage) 按在计算机中的作用分类 主存储器(内存) 辅助存储器(外存) 高速缓冲存储器 存储器的分类 * RAM SRAM 面积大 速度快 DRAM 需要隔一定的周期进行刷新 面积小（1－3个晶体管） 速度慢 SDRAM Synchronous Dynamic Random Access M