acer双核架构及上点电时序图.pptVIP

  • 4
  • 0
  • 约5.84千字
  • 约 10页
  • 2018-12-21 发布于福建
  • 举报
acer双核架构及上点电时序图

* CLK_PCIE_MINI1 (100 MHz) CLK_PCIE_MINI1# (100 MHz) CLK_PCIE_PEG# (100 MHz) CLK_PCIE_PEG (100 MHz) CLK_ICH14 (14 MHz) CLK_MCH_BCLK# (133 MHz) AG1 Clock Block Diagram CPU GMCH Calistoga CLK_CPU_BCLK (133 MHz) CLK_CPU_BCLK# (133 MHz) CLK_MCH_BCLK (133 MHz) Crystal 14.318MHz CPUC1 CPUT1 CPUC0 PCLK_PCM (33 MHz) CLKGEN ICS954305 X1/X2 CARDBUS PCI7412 1394Controller Card Reader CPUT0 DDR2 NORMAL TYPE DDR2 NORMAL TYPE M_CLK_DDR1/# PCICLK1 PCICLK4 MINI PCI PCLK_MINI (33 MHz) PCICLK2 Crystal 10MHz KBC H8 ICH7-M X1/X2 RTC 32.768kHz PCICLK_F0/ITP_EN USB48/FSLA REF1 CODEC ALC883 MDC AC

文档评论(0)

1亿VIP精品文档

相关文档