bitADC内核对带有内置采样保持电路ns的转换.pptVIP

第8章 模数转换（ADC)模块 8.1 ADC模块的特性 （1）10bit ADC内核，带有内置采样-保持电路。 （2）375ns的转换时间。 （3）16个模拟输入通道。 （4）对16路模拟量进行“自动排序”。 （5）2个独立的8状态排序器（SEQ1和SEQ2）－双排 序器，或级联为16个状态排序器模式（SEQ）－单 排序器。 （6）在给定的排序模式下，4个排序控制器 （CHSELSEQn）决定模拟通道的转换顺序。 （7）16个存放结果的寄存器（RESULT0?RESULT15)。 （8）有多个启动ADC转换的触发源如下： * 软件启动 * EVA事件管理器启动（比较匹配、周期匹配、下溢、CAP3） * EVB事件管理器启动（比较匹配、周期匹配、下溢、CAP6） * ADC的SOC引脚启动（与XINT2引脚共用） （9）EVA和EVB可分别独立地触发SEQ1和SEQ2（仅用于双排序器模式） （10）采样/保持时间有单独的预定标控制。 （11）LF240x/240xA DSP的ADC模块和24x的ADC模块不兼容。 地址 寄存器 名称 70A8h?70B7h RESULT0?RESULT15 转换结果寄存器0?15 70B8h CALIBRATION 校准寄存器 8.2 ADC模块概述 8.2.1 自动排序器工作原理 2个8状态排序器SEQ1和SEQ2，也可级联成一个16状态 排序器SEQ。 状态：排序器可以执行的自动转换数目。 ADC模块能对一系列的转换进行排序。转换结束后， 结果依次保存在RESULT0、RESULT1…?中。 用户也可对同一通道进行多次采样，即“过采样”，得 到的采样结果比传统的单采样结果分辨率高。 单排序器模式下ADC模块原理框图如图8-1所示。 双排序器模式下ADC模块原理框图如图8-2所示。 为讲解方便，规定排序器的状态如下： 排序器SEQ1：CONV00-CON07 排序器SEQ2：CONV08-CON15 排序器SEQ： CONV00-CON15 转换触发特性： SEQ1：软件、EVA、外部引脚，优先级高于SEQ2 SEQ2：软件、EVB，优先级低于SEQ1 SEQ： 软件、EVA、EVB、外部引脚，无仲裁优先级 为每个排序所选的模拟输入通道由排序控制寄存器 （CHSELSEQn)的CONVnn位域（4位长）所定义，可指定16通道中的任何一个。 8.2.2 不中断的自动排序的模式 此模式，SEQ1/SEQ2在一次排序过程中，可对8个转换 通道进行自动排序。转换结果被保存到8个结果寄存器（SEQ1为RESULT0-RESULT7，SEQ2为RESULT8-RESULT15）。 在一个排序中的转换个数受寄存器MAX CONV中的一个3位域或4位域MAX CONVn控制。它的值在自动排序转换开始时被自动装载到自动排序状态寄存器（AUTO_SEQ_SR)的排序计数器SEQCNTRn。 MAX CONVn位域的值在0?7之间，排序器从状态CONV00开始转换，SEQ CNTRn位域从装载值开始向下计数，直到SEQ CNTRn为0。 因为每次SEQ CNTRn达到0时，中断标志会被置1。 如果需要，用户可使用ADCTRL2寄存器的RST SEQn位，在中断服务程序中复位排序器，以便下一次转换启动时，SEQ CNTRn可以重载MAX CONV1的初始值，且SEQ1状态被设置为CONV00。这一特性在排序器的启动/停止操作中很有用。 例8.2 排序器的启动/停止操作 使用触发信号1（定时器下溢）启动3个自动转换（例 如I1、I2、I3)，触发信号2（定时器周期）启动3 个自动转换（例如V1、V2、V3)。两个触发信号在时间 上是分开的，时间间隔为25微秒，并且由事件管理器A 提供，如图8-4所示。本实例只用了SEQ1。 注意：触发信号1和2可以是事件管理器A(EVA)的转换启动(SOC)信号、外部引脚或软件。相同的触发信号要产生两次，以满足本例双触发器的要求。 在这种情况下，MAX CONV1的值被设置为2，输入通道选 择排序控制寄存器(CHSELSEQn)的设置见表8-4。 表8-4 例8.2中CHSELSEQn寄存器设置 位15-12 位11-8 位7-4 位3-0 70A3h V1 I3 I2 I1 CHSELSEQ1 70A4h x x V3 V2 CHSELSEQ