组合逻辑电路的设计实验报告.doc

下载文档 降价啦

506
1
约小于1千字
约 7页
2018-12-27 发布于安徽
举报
版权申诉
保障服务

组合逻辑电路的设计实验报告.doc

1、本文档共7页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

实验一组合逻辑电路的设计实验目的 1，掌握组合逻辑电路的功能分析与测试 2，学会设计以及实现一位全/减加器电路，以及舍入与检测电路设计。实验器材 74LS00 二输入四与非门 74LS04 六门反向器 74LS10 三输入三与非门 74LS86 二输入四异或门 74LS73 负沿触发JK触发器 74LS74 双D触发器实验内容 1.设计舍入与检测的逻辑电路： 1. 输入：4位8421码,从0000-1001 输入信号接4个开关，从开关输入。 2. 输出：当8421码=0101（5）时，有输出F1=1 当8421码中1的个数是奇数时，有输出F2=1, 2，设计一位全加/全减器如图所视：当s=1，时做减法运算，s=0时做加法运算。A,B,C分别表示减数，被减数，借位（加数，被加数，进位）实验步骤 1.设计一个舍入与检测逻辑电路： (做出真值表：作出卡诺图，并求出F1,F2 根据F1F2的表达式做出电路图：按照电路图连接号电路，并且验证结果是否与设计相符。 2,设计一位全加/全减器做出真值表： F1的卡诺图 F1卡诺图： F2的卡诺图按照电路图连接号电路，并且验证结果是否与设计相符。实验体会通过这次试验，我了解了用仪器拼接电路的基本情况。懂得了从电路图到真实电路的基本过程。在连接的时候，很容易因为线或者门出现问题。范文范例学习参考 WORD格式整理电路框图