基于单片机和FPGA的频率计.docVIP

PAGE PAGE 28 1.设计原理描述 考虑到只基于单片机的频率测量计设计主要是以单片机为基础，原理简单，但由于自身精度问题，测量的范围小。而基于FPGA和单片机结合的频率测量设计主要是以单片机作为系统的主控部件，FPGA完成对时序逻辑控制、计数功能，能较好的利用了FPGA的高精度、高速等方面的优势。 所以，本次智能仪器的大作业我采用的是单片机作为系统的主控部件，实现整个电路的测试信号控制、数据运算和控制数码管的显示输出等。一块复杂的现场可编程门阵列芯片完成各种时序逻辑控制、计数功能。 FP F P G A 单 片 机 放大整形数码管显示被测信号 放大整形 数码管显示 图 1 系统组成原理框图如图1所示。由一片FPGA完成各种测试功能，对标准频率（采用系统内部时钟）和被测信号进行计数。单片机对整个测试系统进行控制，包括对FPGA测量过程的控制、测量结果资料的处理、键控制信号的读入与处理，最后将测量结果送LED显示。被测信号整形部分主要对被测信号限幅、放大再经过整形后送入FPGA。FPGA的标准测试频率为40MHz。单片机由外接12MHz标准晶振提供时钟电路。 其核心部分为单片机和可编程芯片FPGA。所有信号包括基准频率信号、被测信号以及自校输入信号均可在430单片机的控制下送入FPGA芯片中，单片机将每次测试结果读入内存RAM中，经运算处理后，送入12864显示电路显示。用单片机软件查询键盘控制命令情况，实现开始功能、预置门时间控制功能等。 4.硬件的单元模块设计 4.1信号整形电路 为了提高共模抑制比和输入信号的范围，由AD620构成前置放大电路。放大后的信号经过耦合电容去掉直流，再由LM311组成的过零比较电路整形为方波，施密 特触发器74HC14去抖后送入FPGA测量频率。电路如图 图4-1 被测信号整形电路 4.2 单片机主控模块 单片机测频控制电路如图4-2所示，由单片机完成整个测量电路的测试控制、数据处理和显示输出，FPGA完成各种测试功能。 (1)由于FPGA在对频率进行计数时，采用两组32位二进制计数器，8位数据总线的单片机分八次将64位元数据全部读出。利用89C51的P0口读计数器输出标准频率信号和被测信号的值。被读出的八组8位数据通过89C51的SS0, SS1，SS2地址编码选择，由P2口输出控制。 (2) CLR：系统全清零功能。 (3) GATE：为预置门闸，门宽可通过键盘由单片机控制，GATE=1时预置门打开；GATE =0时，预置门关闭。 (4) START：测频计数结束状态信号，START由“1”变为“0”时计数结束。 (5) SS2，SS1，SS