数字设计设坑计总结-基础篇.pptVIP

基本概念 逻辑电路分为两大类： 组合逻辑电路（combinational logic circuit） 时序逻辑电路（sequential logic circuit） 一 组合电路的综合 根据给出的实际问题， 求出实现这一逻辑功能的电路。 进行逻辑抽象，得到真值表或逻辑函数式 选择器件的类型 逻辑化简或变换成适当的形式 电路处理，得到电路图 用译码器和逻辑门实现逻辑函数 扩展多路复用器 扩展位 如何实现8输入，16位多路复用器？ 由8输入1位?8输入16位 需要16片74x151， 每片处理输入输出中的1位 选择端连接到每片的C,B,A 注意：选择端的扇出能力 （驱动16个负载） 扩展多路复用器 扩展数据输入端的数目 如何实现32输入，1位多路复用器？ 数据输入由8?32，需4片 如何控制选择输入端？ —— 分为：高位＋低位 高位＋译码器进行片选 低位接到每片的C,B,A 4片输出用或门得最终输出 奇偶校验的应用 比较器的串行扩展 比较器的并行扩展 二 时钟同步状态机设计 根据命题构造状态/输出表 状态化简（状态最小化） 状态编码（选择状态变量） 建立转移/输出表，得到状态和输出方程 选择触发器作为状态存储器 构造激励表，得到激励方程 画逻辑电路图 设计一个3位二进制模8计数器 用J-K触发器设计 方法一 利用状态方程和触发器特征方程得到激励方程 方法二 利用状态转移表和激励表得到激励方程 利用状态方程和特征方程设计 利用激励表进行J-K触发器设计 雷鸟车尾灯 * * 任何时刻的输出仅取决与当时的输入 任一时刻的输出不仅取决与当时的输入， 还取决于过去的输入序列 电路特点：无反馈回路、无记忆元件 电路特点：有反馈回路、有记忆元件 N0 N1 N2 N3 EN_L +5V D0_L D7_L D8_L D15_L 用74x138设计4-16译码器 思路： 16个输出需要 片74x138？ Y0 Y7 A B C G1 G2A G2B Y0 Y7 A B C G1 G2A G2B U1 U2 任何时刻只有一片在工作。 4个输入中， 哪些位控制片选 哪些位控制输入 Z Y X A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 +5V F F = ?(X,Y,Z) (0,3,6,7) A2 A1 A0 GS EO EI I7 I0 A2 A1 A0 GS EO EI I7 I0 Q15_L Q8_L Q7_L Q0_L Y0 Y1 Y2 Y3 GS 2个74x148级联为16－4优先编码器 EN Y Y A B C D0 D7 EN Y Y A B C D0 D7 D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 Y 用双4选1数据选择器构成8选1数据选择器 用数据选择器设计组合逻辑电路 当使能端有效时， 最小项之和形式 EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y 74x151 实现逻辑函数 F = ?(A,B,C)(0,1,3,7) C B A VCC F YZ WX 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 Y WX 00 01 11 10 0 1 1 0 Z Z Z Z Z’ 0 思考：利用74x151实现逻辑函数 F = ?(W,X,Y,Z)(0,1,3,7,9,13,14) 降维：由4维?3维 EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y 74x151 VCC Y X W F Z 利用74x151实现 F = ?(W,X,Y,Z)(0,1,3,7,9,13,14) 0 2 6 4 1 3 7 5 Y WX 00 01 11 10 0 1 1 0 Z Z Z Z Z’ 0 说明：用具有n位地址输入端的多路复用器，可以产生任何形式的输入变量数不大于n+1的组合逻辑函数。 利用带使能端的二进制译码器作为多路分配器 A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 DST0_L DST7_L 数据输入 SRC EN_L 利用74x139实现2位4输出多路分配器（P285） DSTSEL0 DSTSEL1 DSTSEL2 地址 选择 —— 利用使能端作为数据输入端 数据输入 SRC EN_L 用于检测代码在传输和存储过程中是否出现差错 A EVEN ODD 74x280 H I