基于CPLD控制的用视频采集模块.docVIP

项目名称： 基于CPLD控制的通用视频采集模块 项目经费： 2500元（左右） 项目制作组： 指导教师：赵 文 803教研室 组 长：陈 志 02-831班 联系方式 联系地址：21号地下室 （E唯协会） 基于CPLD控制的通用视频采集模块 摘要: 本文实现了一种基于CPLD控制的视频采集模块。CPLD主要通过视频A/D的输出状态信号以及TMS320C6x DSP的相应输出控制信号生成FIFO的控制信号，实现视频数据流的传输通路。这种纯硬件实现的控制电路可以大大减少DSP的开销，减少软件实现的难度;同时可以作为一个集成的视频采集模块，用在一般的DSP芯片上，减少硬件开发的难度。 关键词:CPLD，视频A/D, FIFO，视频采集 1.引 言 对于用于视频图像处理的DSP来说，由于前端的A/D采集速度较低，一般为了减少DSP的开销，在视频采集A/D和DSP之间接入先进先出存储器(FIFO)作为缓冲。基于先进先出存储器(FIFO)的多样性，一般在视频采集与微处理器模块之间很少提供无缝接口。传统的方法是用简单的逻辑电路实现很少一部分接口控制，大多数是通过软件来实现，虽然软件设计灵活性比较大，但是对软件设计者提出很高的要求;一般来说使用的都是线存的FIFO