微机原理及接口技术.pdf

微机原理及接口技术 第5章 存储技术 5.3 动态读/写存储器(DRAM) 5.3 DRAM 5.3.1 概述：Intel 2164A 1. SRAM 与DRAM  SRAM 基本存储单元为一个RS触发器→ 状态稳定 由6个MOS管构成→ 集成度↓、成本↑ 由于工艺上的问题，容量不大：128K ×8bit 12ns  DRAM 由一个MOS管（位于栅极上的分布电容）构成 → 容量更大，比如：64M ×1，1Gb  优点：集成度高，功耗低，单位容量价格低  缺点：速度慢，需要刷新，连接复杂 2 5.3 DRAM 5.3.1 概述：Intel 2164A 2. 64K ×1bit DRAM芯片Intel 2164A （1）引线 DRAM容量大，将所有地址线全部引出不太实际  地址线复用：利用A0～A7分两次输入→ 先输入行地址， 再输入列地址 RAS ：行地址选通，兼作片选 1：DOUT 高阻 CAS：列地址选通，兼作数据输出允许 0：DOUT 输出数据  WE ：写允许。 0：写；1：读  DIN ：数据输入 DOUT ：数据输出 3 5.3 DRAM 5.3.1 概述：Intel 2164A 2. 64K ×1bit DRAM芯片Intel 2164A （2 ）工作方式与时序  读操作 P220，图5.37 ① 给行地址 ② RAS ③ 给列地址 ④ CAS ⑤ 保持WE=1 ，CAS低期间数据输出并保持 4 5.3 DRAM 5.3.1 概述：Intel 2164A 2. 64K ×1bit DRAM芯片Intel 2164A （2 ）工作方式与时序  读操作 RAS CAS A ～A 行地址 列地址 0 7 WE D 读出数据 OUT ①② ③④ 5 5.3 DRAM 5.3.1 概述：Intel 2164A 2. 64K ×1bit DRAM芯片Intel 2164A （2 ）工作方式与时序  写操作 P221，图5.38：提前写 ① 给行地址 ② RAS ③ WE ，给写入数据 ④ 给列地址 读变写操作 ⑤ CAS ⑥ WE ⑦ RAS、CAS ，撤数据 6 5.3 DRAM 5.3.1 概述：Intel 216