第2章arm7娜体系结构.pptVIP

2.8 ARM体系的异常 地址 异常 进入时的模式 进入时I的状态 进入时F的状态 0复位 管理 禁止 禁止 0未定义指令 未定义 I F 0软件中断异常 管理 禁止 F 0x0000000C 中止（预取） 中止 I F 0中止（数据） 中止 I F 0保留 保留 － － 0IRQ 中断 禁止 F 0x0000001C FIQ 快速中断 禁止 禁止 异常向量表 注：表中的I和F表示不对该位有影响，保留原来的值。 * 2.8 ARM体系的异常 优先级 异常 1 复位 2 数据中止 3 FIQ 4 IRQ 5 预取指中止 6 未定义指令中止 6 软件中断异常 异常优先级 当多个异常同时发生时，一个固定的优先级决定系统处理它们的顺序。 优 先 级 由 高 到 低 * 2.2 ARM7TDMI 存储器的存储方式 方式 半字对齐 字对齐 地址 …… 0x4002 0x4004 …… …… 0x4004 0x4008 …… 特征 Bit0=0 其他位为任意值 Bit1=0,Bit0=0 其他位为任意值 如果一个数据是从偶地址开始的连续存储，那么它就是半字对齐，否则就是非半字对齐； 如果一个数据是以能被4整