原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
PAGE
word文档 可自由复制编辑
基于VHDL的数字跑表技术
摘 要
跑表用于测量较短且较精确的时间，在体育竞赛中有着广泛的应用。本文分析了体育用跑表的设计原理及设计的具体过程。将跑表分为五个模块：键输入模块、分频模块、控制模块、计时模块和显示模块。跑表由各个模块通过合理的连接关系来实现，各模块及跑表功能最终都由VHDL语言来描述。借助Altera公司开发的EDA工具MAX+plus Ⅱ作为编译、仿真平台，并利用EPF10K10LC84-4器件完成跑表的CPLD实现。
关键词：跑表；VHDL语言；MAX+plus Ⅱ；CPLD
ABSTRACT
Stopwatch, which
文档评论（0）