数电本科总复习2-组合逻辑电路20100527..docVIP

4 组合逻辑电路 1、FPGA是可编程逻辑器件。 （ ü ） 2、PLA实现逻辑函数时，要求产生所有输入变量的最小项。（ X ） 3、PAL器件仅对逻辑宏单元OLMC进行编程。（ X ） 4、GAL是通用阵列逻辑器件，可以进行反复编程。（ ü ） 5、用ROM实现组合逻辑时不对函数作任何简化。（ ü ） 6、超前进位加法器比串行进位加法器慢。 （ X） 7、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ü ） 8、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ü ） 9、半加器与全加器的主要区别是是否考虑来自低位的进位。（ ü） 10、(简答题)试说明组合逻辑电路和时序逻辑电路的特点。 11、(简答题)试说明编码器和译码器的功能。 12、优先编码器74LS148输入为～，输出为、、。当使能输入端，，其余输入端为1时，应为__001___。 13、数据选择器是一种 多 路输入, 单 路输出的逻辑部件。 14、组合逻辑电路任意时刻的输出仅仅取决于A，与电路的B无关；而时序逻辑电路任意时刻的输出除与A有关外，还与B有关。则选项中的A是指 现态 ，B是指 原态 。 15、利用共阴极接法组成的七段数码管显示数字5时，b,e段接 低 电平，a, c,d,f,g段接高电平。 16、SSI是指_小规模集成电路__，MSI是指___总规模集成电路___。 17、组合电路的输出只取决于 该时刻电路的输入状态 而与__电路的原始状态_无关。 18、不仅考虑两个___加数_相加，而且还考虑来自___低位__相加的运算电路，称为全加器。 19、译码器，输入的是__特定含义的二进制代码___输出的是__有效信号___。 20、一个4选1的数据选择器，应具有___2__个地址输入端__4____个数据输入端。 21、比较两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是___A同或B______，当A＞B时输出Y=1,则Y的表达式是__A与B非__。 22、数字电路包括 组合逻辑电路 和 时序逻辑电路 两大部分。 23、 数据选择器是一种 多 路输入, 单 路输出的逻辑部件; 而数据分配器则是一种 单 路输入, 多 路输出的逻辑部件。 24、PLD器件的基本结构包括 与阵列 和 或阵列 两部分。 25、时序PLA由 与阵列 ， 或阵列 和 存储电路 三部分组成。 26、GAL器件由 与门阵列 ， 或门阵列 和 输出逻辑宏单元OLMC 三个主要部分组成。 27、二进制应的八进制数为 277 ,十进制数为 191 。 28、七段显示译码器74LS47有 7 个输出端,分别对应七段显示器 a,b,c,d,e,f,g 。 29、 可用作多路数据分时传输的逻辑门是 三态 门。 30、 驱动七段数码管的译码器（CC14547）有 7 个数据输出端。 31、一个多位的串行进位加法器，最低位的进位输入端应 接低电平 。 32、组合逻辑电路中的基本逻辑单元是 门电路 ，而时序逻辑电路中的基本逻辑单元是 触发器 。 333、一个四位二进制译码器,它的输出端有( D )个. A. 1 B. 8 C. 10 D. 16 34、以下各电路中属于组合逻辑电路有( AB ) A.编码器 B. 译码器 C.寄存器 D.计数器 35、MSI是大规模集成电路。（ X ） 36、 组合型的PLA( A ) 与门阵列和或门阵列均可编程 与门阵列可编程, 或门阵列不可编程 与门阵列不可编程, 或门阵列可编程 D、与门阵列和或门阵列均不可编程 37、下面是组合逻辑电路的是( B ) A. 触发器 B. 加法器 C.寄存器 D. 计数器 38、 一块数据选择器有三个地址输入端，它的数据输入端有（ C ） A.3个 B.6个 C.8个 D.1个 39、 比较两个一位进制数A=A1和B=B1,当AB时,输出F为1,则F的表达式为( A ) A. B. C. D. 40、 测得某逻辑门输入A,B和输出F的波形如图,则F(A,B)的表达式是( C )