数字逻辑电路课程设计.docVIP

学 号 数字逻辑电路课程设计 设计说明书 数字钟 起止日期： 2013年 6 月 24日 至 2013 年 6 月 28日 学生姓名 孙磊 班级 11计算机3班 成绩 指导教师(签字) 计算机与信息工程学院 2013年 6 月2 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc360181682 一、 设计要求与目的 PAGEREF _Toc360181682 \h 3 HYPERLINK \l _Toc360181683 二、实验原理 PAGEREF _Toc360181683 \h 3 HYPERLINK \l _Toc360181684 三 、实验内容及步骤 PAGEREF _Toc360181684 \h 3 HYPERLINK \l _Toc360181685 四、 实验连线 PAGEREF _Toc360181685 \h 4 HYPERLINK \l _Toc360181686 五、 实验截图 PAGEREF _Toc360181686 \h 5 HYPERLINK \l _Toc360181687 六、 实验程序 PAGEREF _Toc360181687 \h 6 一、 设计要求与目的 具有时，分，秒，计数显示功能，以24小时循环计时。 具有清零，调节小时、分钟功能。 具有整点报时功能，整点报时的同时LED灯花样显示。 掌握多位计数器相连的设计方法。 掌握十进制，六进制，二十四进制计数器的设计方法。 继续巩固多位共阴级扫描显示数码管的驱动，及编码。 掌握扬声器的驱动。 LED灯的花样显示。 掌握EPLD技术的层次化设计方法。 二、实验原理 1．时钟计数： 秒——60进制BCD码计数；分——60进制BCDD码计数； 时——24进制BCDD码计数； 整个计数器有清零，调分，调时功能，在接近整数时间能提供报时信号。 2．具有驱动8位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出，编码和扫描部分可参照前面实验。 3．扬声器在整点时有报时驱动信号产生。 4. LED灯在整点时有花样显示信号产生。 三 、实验内容及步骤 1.根据电路持点，将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口，然后再将各模块合起来联试，以培养学生之间的合作精神。 2.了解软件的元件管理深层含义，以及模块元件之间的连接概念。了解如何融合不同目录下的统一设计。 模块说明:各种进制的计数及时钟控制模块（10进制、6进制、24进制）; 扫描分时显示,译码模块; 彩灯,扬声器编码模块; 各模块都是由VHDL语言编写。 数字钟各模块连接示意图 四、 实验连线 输入输出接口： 代表清零，调时，调分信号RESET，SETHOUR，SETMIN的管脚分别已经连接按键开关。 代表计数时钟信号CLK和扫描时钟信号CKDSP的管脚分别已经同1HZ时钟源和32HZ（或更高）时钟源相连。 Reset键为低电平复位，已经接上。 代表扫描显示的驱动信号管脚SCAN2，SCAN1，SCAN0已经接到实验箱上的SCAN0～SCAN2，A…G接八位数码管显示模块的A～G。 代表花样LED灯显示的信号管脚LAMP0…LAMP2已经同3个LED灯相连。代表到时LED灯闪烁提示的ENHOUR接LED灯。 SETHOUR、SETMIN分别对应CPU板上的PB0、PB1（有些CPU板对应的标识是SW1、SW2） RESET对应CPU板上的RESET CLKDSP对应CPU板上的50MHz固定晶振输入。 LAMP对应IO9-IO11。 CLK，对应IO3。 功能选择位M[3..0]状态为0010，左端8个数码管，低8位为7位段加小数点选取位，高8位为8个数码管com端选取，即如果要选取数码管0，则发送总线值为：1111 1110 1111 1111，如要选取数码管1，则发送总线值为：1111 1101 1111 1111，此时所选数码管7段和DP位将全部亮。 实验接线：用导线连接IO3与ADJ_CLK，调整SW17-SW20，使输出频率为1Hz； IO9-IO11接到L1-L3上； IO5接到蜂鸣器的BUZZER控制端口。按下PB0、PB1（有些CPU板对应的标识是SW1、SW2）可以调整时钟，分钟。 五、 实验截图 六、 实验程序 use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; LIBRARY work;