河南理工大学FPGA与VHDL语言知识总结..docxVIP

FPGA部分 关于本门课程的一些概念性东西， 两大公司XiLinx Altera 比如PLD（可编程逻辑器件（Programmable Logic Device，简称为 PLD）、FPGA、CPLD等一些重要器件的概念，功能，基本结构；现代数字系统的设计方法，FPGA的设计流程，本门课重点是基于Quartus的相关知识点 可编程逻辑器件的基本结构由: 1.输入缓冲电路 2.与阵列 3.或阵列 4.输出缓冲电路等4部分组成 其中输入缓冲电路主要用来对输入信号进行预处理，以适应各种输入情况，例如产生输入变量的原变量和反变量； “与阵列”和“或阵列”是PLD器件的主体，能够有效地实现“积之和”形式的布尔逻辑函数； 输出缓冲电路主要用来对输出信号进行处理，用户可以根据需要选择各种灵活的输出方式（组合方式、时序方式），并可将反馈信号送回输入端，以实现复杂的逻辑功能。 2. PLD电路的表示方法 （1）PLD连接的表示法 PLD中阵列交义点上有3种连接方式： 硬线连接（不可编程）、 接通连接 断开连接。 （2）输入/反馈缓冲单元表示法 PLD的输入缓冲器和反馈缓冲器都采用互补的输出结构，以产生原变量和反变量两个互补的信号，如图1.1.10所示。A是输入，B和C是输出，真值表如表1.1.1所示。 A B C 0 1 0 1 1 0 （3） PLD与门表示法 与阵列是PLD中的基本逻辑阵列，它们由若干个与门组成，每个与门都是多输入、单输出形式。以三输入与门为例，其PLD表示法如图1.1.11所示， 图中D＝A * B * C 。 （4）PLD或门表示法 或阵列也是PLD中的基本逻辑阵列，它们由若干个或门组成，每个或门都是多输入、单输出形式。以4输入与门为例，其PLD表示法如图1.1.14所示，图中Y＝P1＋P3＋P4 异或门 SEQ 异或门 \* ARABIC 1 3.现代数字系统的设计方法 现代数字系统的设计采用“ Top→down”（自顶向下）设计方法，设计步骤如右边图1.2.1所示。 PROM（包括EPROM、EEPROM）：其内部结构是由“与阵列”和“或阵列”组成。它可以用来实现任何以“积之和”形式表示的各种组合逻辑。 PLA：一种基于“与一或阵列”的一次性编程器件，由于器件内部的资源利用率低，现已不常使用。 PAL：也是一种由基于“与一或阵列” 的一次性编程器件组成。PAL具有多种的输出结构形式，在数字逻辑设计上具有一定的灵活性。 GAL：是一种电可擦写、可重复编程、可设置加密位的PLD器件。GAL器件有一个可编程的输出逻辑宏单元OLMC，通过对OLMC配置可以得到多种形式的输出和反馈。比较有代表性的 GAL芯片是 GAL16V8、 GAL20V8和 GAL22V10，这几种GAL几乎能够仿真所有类型的PAL器件，并具有100％的兼容性。 EPLD：基本逻辑单位是宏单元，它由可编程的与—或阵列、可编程寄存器和可编程 I／O 3部分组成。由于EPLD特有的宏单元结构、大量增加的输出宏单元数和大的与阵列，使其在一块芯片内能够更灵活性的实现较多的逻辑功能 PLD按照编程工艺又可分为4个种类： 熔丝（Fuse）或反熔丝（Antifuse）编程器件； UEPROM编程器件； EEPROM编程器件； SRAM编程器件。 前3类器件称为非易失性器件，它们在编程后，配置数据保持在器件上；第4类器件为易失性器件，每次掉电后配置数据会丢失，因而在每次上电时需要重新进行数据配置。 PROM的存储单元一旦由“0”改写为“1”或由“1”改写为“0”，就变成固定结构，因此只能进行一次编程。所以可编程只读存储器（PROM）也称为一次可编程只读存储器。 RAM根据存储单元的工作原理的不同又分为静态随机存储器SRAM和动态随机存储器DRAM两大类。 优秀FPGA设计的重要特征 可读性 可重复性 可测性 可编程逻辑器件设计流程 在“ Top→down”（自顶向下）的设计中， 行为设计确定该电子系统或VLSI芯片的功能、性能及允许的芯片面积和成本等。 结构设计根据系统或芯片的特点，将其分解为接口清晰、相互关系明确、尽可能简单的子系统，得到一个总体结构。这个结构可能包括算术运算单元、控制单元、数据通道、各种算法状态机等。 逻辑设计把结构转换成逻辑图，设计中尽可能采用规则的逻辑结构或采用经过考验的逻辑单元或模块。 电路设计将逻辑图转换成电路图，一般都需进行硬件仿真，以最终确定逻辑设计的正确性。 版图设计将电路图转换成版图，如果采用可编程器件就可以在可编程器件的开发工具时进行编程制片。 可编程逻辑器件的一般设计流程包括设计准备，设计输入，功能仿真，设计处理，时序仿真和器件编程及测