多功能数字钟——时分秒..docVIP

电子电路综合实验设计报告 ——多功能数字钟的设计 第 第 PAGE \* MERGEFORMAT 3 页 共 NUMPAGES \* MERGEFORMAT 23 页 目录 TOC \o 1-3 \h \u HYPERLINK \l _Toc19484 目录 PAGEREF _Toc19484 2 HYPERLINK \l _Toc3953 一．实验目的 3 HYPERLINK \l _Toc24212 二．设计要求 3 HYPERLINK \l _Toc11060 三．总体设计概要 3 HYPERLINK \l _Toc18155 四．单元电路设计 4 HYPERLINK \l _Toc8176 4.1振荡器电路 4 HYPERLINK \l _Toc8954 4.2分频器电路 7 HYPERLINK \l _Toc20091 4.3 时间计时单元的设计 9 HYPERLINK \l _Toc13532 4.4译码与显示电路的设计 13 HYPERLINK \l _Toc4922 4.5校时电路的设计 15 HYPERLINK \l _Toc7952 4.6定时控制电路的设计 17 HYPERLINK \l _Toc13422 4.7方案一整体电路图 18 HYPERLINK \l _Toc162 4.8 模块接线图及仿真结果 18 HYPERLINK \l _Toc4687 4.8.1用ＥＷＢ软件绘制的单元接线图 18 HYPERLINK \l _Toc1204 4.8.2单元模块仿真 21 HYPERLINK \l _Toc12938 4.8.3整体仿真 22 HYPERLINK \l _Toc23811 五.测试结果分析 23 HYPERLINK \l _Toc7139 六．面包板 23 HYPERLINK \l _Toc11086 七．设计过程中出现的问题 25 HYPERLINK \l _Toc24667 八.实验用到的器件 25 第 第 PAGE \* MERGEFORMAT 12 页 共 NUMPAGES \* MERGEFORMAT 23 页 一．实验目的 （1）加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电路基本功能的掌握和应用。 （2）通过具体数字电路模型，掌握一种常用电子电路仿真的软件，使学生能利用所学理论知识完成实际电路的设计、仿真和制作。 （3）掌握数字钟的基本知识以及所用数字钟相关芯片的功能及使用方法。 （4）了解面包板结构及其接线方法。 （5）熟悉数字钟电路的设计与制作。 二．设计要求 本课题是设计一个多功能数字钟，准确计时，以数字形式显示，时、分、秒的时间 ；小时的计时要求为“12翻1”，分和秒的计时要求为60进位 。 三．总体设计概要 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字钟电路系统的组成方框图如下。 四．单元电路设计 4.1振荡器电路 芯片介绍：555定时器 引脚功能： Vi1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。 Vi2（）：低电平触发端，简称低触发端，标志为。 VCO：控制电压端。 VO：输出端。 Dis：放电端。 ：复位端。 555定时器逻辑符号和引脚555定时器内部结构低触发：当输入电压Vi2VCC 且Vi1VCC时，VTR=0，VTH=0，比较器C2输出为低电平，C1输出为高电平，基本RS触发器的输入端=0、=1，使Q＝1，＝0，经输出反相缓冲器后，VO＝1，T截止。这时称555定时器“低触发”； 555定时器逻辑符号和引脚 555定时器内部结构 保持：若Vi2VCC 且Vi1VCC，则VTR=1，VTH=0，==1，基本RS触发器保持，VO和T状态不变，这时称555定时器“保持”。 高触发：若Vi1VCC，则VTH=1，比较器C1输出为低电平，无论C2输出何种电平，基本RS触发器因=0，使＝1，经输出反相缓冲器后，VO＝0；T导通。这时称555定时器“高触发”。 555定时器控制功能表 输 入 输 出 TH VO Dis × VCC VCC VCC × VCC VCC × L H H H L H 不变 L 导通 截止 不变 导通 设计： 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 电路图如图。 本课程设计采取用555定时器构成的多谐