FPGA课程设计多功能数字钟.docVIP

PAGE PAGE 1 多功能数字钟 开课学期：2014—2015 学年第二学期 课程名称： FPGA课程设计 学 院： 信息科学与工程学院 专 业： 集成电路设计与集成系统 班 级： 学 号： 姓 名： 任课教师： 2015 年 7 月 21 日 说 明 论文书写要求与说明 严格按照模板进行书写。自己可以自行修改标题的题目 关于字体： 题目：三号黑体加粗。 正文：小四号宋体，行距为1.25倍。 严禁抄袭和雷同，一经发现，成绩即判定为不及格！！！ 设计提交说明 设计需要提交“电子稿”和“打印稿”； “打印稿”包括封面、说明（即本页内容）、设计内容三部分；订书机左边装订。 “电子稿”上交：文件名为 “FPGA课程设计报告-班级-学号-姓名.doc”,所有报告发送给班长，由班长统一打包后统一发送到付小倩老师。 “打印稿”由班长收齐后交到：12教305办公室； 上交截止日期：2015年7月31日17:00之前。 TOC \o 1-3 \h \u HYPERLINK \l _Toc24450 第一章 绪论 PAGEREF _Toc24450 3 HYPERLINK \l _Toc25864 关键词：FPGA，数字钟 PAGEREF _Toc25864 3 HYPERLINK \l _Toc32162 第二章 FPGA的相关介绍 PAGEREF _Toc32162 4 HYPERLINK \l _Toc16645 2.1 FPGA概述 PAGEREF _Toc16645 4 HYPERLINK \l _Toc30008 2.2 FPGA特点 PAGEREF _Toc30008 4 HYPERLINK \l _Toc11189 2.3 FPGA设计注意 PAGEREF _Toc11189 5 HYPERLINK \l _Toc25707 第三章 Quartus II与Verilog HDL相关介绍 PAGEREF _Toc25707 7 HYPERLINK \l _Toc25974 3.1 Quartus II PAGEREF _Toc25974 7 HYPERLINK \l _Toc25026 3.2 Verilog HDL PAGEREF _Toc25026 7 HYPERLINK \l _Toc11204 第四章 设计方案 PAGEREF _Toc11204 8 HYPERLINK \l _Toc6520 4.1数字钟的工作原理 PAGEREF _Toc6520 8 HYPERLINK \l _Toc5086 4.2 按键消抖 PAGEREF _Toc5086 8 HYPERLINK \l _Toc9750 4.3时钟复位 PAGEREF _Toc9750 8 HYPERLINK \l _Toc18275 4.4时钟校时 PAGEREF _Toc18275 8 HYPERLINK \l _Toc1809 4.5数码管显示模块。 PAGEREF _Toc1809 8 HYPERLINK \l _Toc6908 第五章 方案实现与验证 PAGEREF _Toc6908 9 HYPERLINK \l _Toc27979 5.1产生秒脉冲 PAGEREF _Toc27979 9 HYPERLINK \l _Toc30555 5.2秒个位进位 PAGEREF _Toc30555 9 HYPERLINK \l _Toc5285 5.3按键消抖 PAGEREF _Toc5285 9 HYPERLINK \l _Toc3851 5.4复位按键设置 PAGEREF _Toc3851 10 HYPERLINK \l _Toc23293 5.5 数码管显示。 PAGEREF _Toc23293 10 HYPERLINK \l _Toc28647 5.6 RTL结构总图 PAGEREF _Toc28647 11 HYPERLINK \l _Toc2133 第六章 实验总结 PAGEREF _Toc2133 13 HYPERLINK \l _Toc13625 第七章 Verilog HDL源代码附录 PAGEREF _Toc13625 14 第一章 绪论 现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就