《课程设计（论文）-抢答器中定时电路设计》-毕业论文.DOCVIP

PAGE 1 物理与电气工程学院课程设计报告 抢答器中定时电路设计 抢答器中定时电路设计 摘 要：本文基于十进制同步加/减计数器74LS192设计了一种用于抢答器的定时电路。能用于节目主持人根据抢答题的难易程度，设定抢答时间，是通过预置时间电路对计数器进行预置，来实现其定时功能的。 关键词： 555定时器；74LS48译码器；74LS192计数器；四2输入与非门74LS00 1引 言 随着时代的进步，电子行业的发展，定时器的应用越来越广泛。但传统的定时器都是使用发条驱动式、电机传动式或电钟式等机械定时器，由于人们的需要，我们需要设计一个体积小、重量轻、造价低、精度高、寿命长、而且安全可靠，调整方便适于频繁使用的数字定时器。 2 系统原理 我们首先需要一个555定时脉冲，来控制两片74LS192芯片实现待借位倒计时，再把信号传给74LS48 进行译码，最终显示到共阴极的数码管上，这样就能直观的看到倒计时过程。 图1 系统原理框图 秒脉冲产生电路（555定时器） 减法计数器（74LS192） 定时电路 译码电路（74LS48） 显示电路（共阴数码管DPY-7-SEG） 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。 　　它的各个引脚功能如下： 　　1脚：外接电源负端VSS或接地，一般情况下接地。 　　8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 　　3脚：输出端Vo 　　2脚：低触发端 　　6脚：TH高触发端 　　4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 　　5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 　　7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电 下面就来介绍是如何用555定时器得到外来脉冲和让74LS192芯片实现待借位倒计时的。 首先让555定时器构成多谐振荡器使其振荡周期为1S。 如图2，由555定时器和外接元件R1，R2，C构成多谢振荡器，脚2和脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1，R2，向C充电，以及C通过R2向放电端Dc放电，使电路产生振荡。电容C在2/3Vcc和1/3Vcc之间充电和放电，从而在输出端得到一系列的矩形波，对应的波形如图3所示。 图2 555构成多谐振荡器 2/3V 2/3VCC 1/3VCC 0 V0 tw1 T tw2 VC 0 图3 多谐振荡器的波形图 输出信号的时间参数：T=tw1+tw2 tw1=0.7（R1+R2）C tw2=0.7R2C 其中，tw1为Vc由1/3Vcc上升到2/3Vcc所需的时间，tw2为电容C放电所需的时间。因而可以通过设定R1，R2和C的值来设定振荡周期。 多谐振荡器的振荡周期为： T=0.7（68+15+68）*10*1000*0.000001≈1s 图4 加/减计数器74LS192引脚图 下面是对加/减计数器74LS192芯片的管脚介绍： ◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。 ◆ PL为预置输入控制端，异步预置。 ◆ MR为复位输入端，高电平有效，异步清除。 ◆ TCu为进位输出：100