同或版图课程设计报告.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
同或版图课程设计报告

PAGE PAGE 9 课程设计报告—同或门 PAGE 《集成电路设计》课程设计实验报告 (版图设计部分) 课程设计题目: CMOS结构同或门 所在专业班级: 电子科 作 者 姓 名 : 作 者 学 号 : 指 导 老 师 : 目录 (一)概述 2 (二)设计要求 2 (三)设计准备 3 (四)操作步骤 4 (五)有关说明 7 (六)心得体会 8 (一)概述 集成电路是一种微型电子器件或部件。它是采用一定的工艺,把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起,制作在一小块半导体晶片上,封装在一个管壳内,执行特定电路或系统功能的微型结构;这样,整个电路的体积大大缩小,且引出线和接点的数目也可控制、大为减少,从而使电子元件向着微小型化、低功耗和高可靠性方面迈进一大步。目前,集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。 在整个集成电路设计过程中,版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示,同时,元件间连接的线也被转换成几何连线图形。对于复杂的版图设计,一般把版图设计划分成若干个子版图进行设计,对每个子版图进行合理的规划和布图,子版图之间进行优化连线、合理布局,使其大小和功能都符合要求。 版图设计有特定的规则,这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺,有不同的设计规则。设计者只有得到了厂家提供的规则以后,才能开始设计。在版图设计过程中,要进行定期的检查,避免错误的积累而导致难以修改。 (二)设计要求 设计一个CMOS结构同或门的版图,并作DRC验证。 1.用两输入的异或门和一个非门构建。 2.异或门和非门都用CMOS结构实现。 3.利用九天EDA工具PDT画出其相应版图。 4.利用几何设计规则文件进行在线DRC验证并修改版图。 (三)操作准备 版图设计实际操作之前,首先是从之前学过的版图课件了解版图的相关内容,熟练掌握了反相器的版图画法,之后按照电路图、棒状图、版图的顺序在纸上画好同或门的这些内容,检查无误后,从第十四周周一开始,在实验室画同或门版图和电路图。 以下是同或门的真值表、电路图和棒状图: (四)操作步骤 1、右击鼠标 点击“新建终端”;(以下每输入一次操作指令,点上次回车); 2、输入 “mkdir linguojin”,新建一个名为lingoujin的文件夹; 3、在桌面上打开eda , 在eda中将压缩文件 file.tar复制到文件夹linguojin下; 4、输入 “tar xvf file.tar”解压文件夹file.tar; 5、输入“cd linguojin”进入工作目录; 输入“pdt”打开新建版图路径界面,新建的版图libriry name 1,cell name antu; 6、画两输入同或门版图,此处同或门是由一个两输入异或门和一个非门构成; 7、画好之后,进行DRC验证;版图设计规则检查,是对IC版图做几何尺寸检查,以确保电路能够被特定加工工艺实现。检查无误之后,关闭版图路径窗口; 输入“zse”,打开新建电路图路径界面,电路图 libriry name l1, cell name 是dianlu; 8、画两输入同或门电路图; 9、画好之后,进行ERC验证;电气规则检查,检查电源、地的短路,悬空器件和节点特性。检查无误之后,生成lvs文件; 10、在linguojin文件下找到后缀是.lvs的文件,右击鼠标,用ghest打开,修改其中五个地方,①在PRIMARY之后,将原来的内容改为版图的cell name,②在LIBRARY之后,将原来的内容改为版图的library name,③在第一个SCH—NETLIST之后,将原来的内容改为电路图的library name,④在第二个SCH—NETLIST之后,将原来的内容改为电路图的cell name,⑤将最后三行字符删除。保存更改结果,关闭窗口。 11、输入“ldc -i inv.lvs”,进行lvs验证,如果被锁住,可输入“rm .ldc.lock”解锁。版图与电路图一致性检查,将版图与电路图

文档评论(0)

186****0507 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档