第8章 数据通信.pptVIP

8.3.2 74HC595接口及其应用 74HC595的逻辑电路图： 74HC595的逻辑电路图 * 8.3.2 74HC595接口及其应用 74HC595管脚功能描述如下： QA~QH：锁存器数据输出，三态 QH’：串行数据输出，用于级联。无三态输出功能。 GND：电源地 图8-35 74HC595的逻辑图 * VCC：电源正，一般接5VDC。 /G: 输出使能控制端。低电平有效, 将锁存器的输出映射到输出并行口(QA-QH)上。当输入高电平时，高阻态，同时本芯片的串行输出无效。 8.3.2 74HC595接口及其应用 RCK：存储寄存器时钟输入，上升沿时，移位寄存器的数据进入数据存储寄存器，下降沿时存储寄存器数据不变，通常将RCK置为低电平。 当移位结束后, 在RCK端产生一个正脉冲(5V供电时,大于几十纳秒即可), 更新输出数据。 * SI：串行数据输入，数据从这个管脚移进内部的8位串行移位寄存器。 8.3.2 74HC595接口及其应用 SCK: 移位寄存器时钟输入。上升沿时, 将数据寄存器的数据移位: QA→QB →QC→... →QH; 下降沿移位寄存器数据不变。 (脉冲宽度: 5V时, 大于几十纳秒即可.) * /SCLR：移位寄存器清零输入。低电平有效, 当此管脚上出现低电平时, 将复位内部的移位寄存器(清0), 但不影响8位锁存器的值。通常可接Vcc