全数字逐次逼近寄存器延时锁定环的设计.pdfVIP

第一章绪论 1．2主要工作与贡献 本文在已有研究成果的基础上，研究了全数字延时锁定电路的设计方法与实 现流程，重点改进了逐次逼近寄存器式延时锁定环电路，使其具有快速锁定、无 死锁和无谐波锁定的特性。 本文的主要工作包括： 1．采用可复位延时单元组成延时线，有效地提高了逐次逼近寄存器延时锁 定环的锁定速度，达到理论上的极限值。 2．改进了传统锁定检测窗口式相位比较器，使其能正确比较具有占空比很 小特点的输出时钟和输入时钟的相位关系。 3．改进了传统逐次逼近寄存器控制器电路，使其能在新的工作环境下重新 执行二元搜寻算法，进而使整个锁定环电路再次达到锁定状态。 1．3论文的组织结构 本文一共分为五章，具体的章节组织结构如下： 第一章介绍了本文的研究背景和主要工作。第二章详细讨论了传统逐次逼近 寄存器式延时锁定环的工作原理和存在的缺点，给出本文的研究方向。第三章详 细阐述了对传统逐次逼近寄存器式延时锁定环的改进思路和改进后的电路形式。 第四章构建了电路设计与实现的平台，并给出改进电路的实验结果。第五章对本 文的主要工作进行总结，并展望未来研究工作的方向和内容。 全数字逐次逼近寄存器式延时锁定环的设计现 第二章逐次逼近寄存器延时锁定环 魄一Qb…·—二銎!]一㈣ i广]厂]1』L厂叭00 一一㈣ 第二章逐次逼近寄存器延时锁定环 另一方面，数字延时锁定环(Di西talD文科．LockedLoOp，DDLL)和模数转 t0 换器(AnalogDigital 数转换器的输入是模拟电压脚，而数字延时锁定环的输入是时序差死∥，二 者都是把模拟输入转换为数字输出，因此工作机理很相似，不同的是模数转换器 的转换工作在电压域进行，数字延时锁定环的转换工作在时间域进行而已。因此 可以把模数转换器中的逐次逼近寄存器(Successive ApproximationRe百ster， SAR)电路移植到数字延迟锁定环中，实现二元搜寻算法，从而有效地缩短锁定 时剐26之踟。如图2．2所示，二者在数据比较、逐次逼近寄存器控制算法和数模转 换等方面的工作原理都很相似，差别在于模数转换器中包含采样保持电路 输入的模拟电压进行量化，所以逐次逼近寄存器模数转换器(Successive to SAR ApproximationRegisterAnalogDigitalConvener，ADC)需要采样保持电 路。而逐次逼近寄存器式延时锁定环的数模转换是由数控延时线(D酶tally Con缸D1led DelayLiIle，DCDL)在时间域(也即时序延时)而不是电压域完成， 因此系统的响应时间就限制了逐次逼近寄存器控制逻辑的工作频率，如果逐次逼 近寄存器控制逻辑直接由C三KⅣ触发，相位比较器比较的结果不能如实反映电路 的功能，从而导致延时锁定环电路不能正确地工作，因此需要一个分频器降低逐 次逼近寄存器控制逻辑的工作频率。 CLK (b) 图2．2(a)逐次逼近模数转换器(b)逐次逼近数字延时锁定环 DDLL A仍conV酣er(b)SuccessiVeapproxhnation Fig．2．2(a)SuccessiVe印proximation 5 全数字逐次逼近寄存器式延时锁定环的设计现 2．2传统逐次逼近寄存器式延时锁定环 图2．3传统的主次逼近寄存器式延时锁定环 The conVemionalSARDLL Fig．2．3 buildillgdiagr跚of 传统逐次