第10章 时序逻辑电路的应用_2014_ST..ppt

五、计数器应用实例 【例1】 计数器+译码器→顺序节拍脉冲发生器 （译码器选通信号） 例2，计数器+数据选择器→序列脉冲发生器 发生的序列9.4.3 顺序脉冲发生器 (略) 9.4.4 序列信号发生器(略) (2)按要求设计组合输出电路。 计数器+组合输出电路 2. 电路组成 3. 设计过程 (1)根据序列码的长度S设计模S计数器，状态可以自定； 1. 序列信号 按一定规则排列的周期性串行二进制码。 9.4.4序列信号发生器 例1：产生110001001110序列码 第一步：设计计数器 1.序列长度S=12，设计一个模12计数器. 2.选用74161. 3.采用同步预置法. 4.设定有效状态为Q3Q2Q1Q0=0100～1111. 9.4.4序列信号发生器 第二步：设计组合电路 D C B A L 0 0 0 0 × 0 0 0 1 × 0 0 1 0 × 0 0 1 1 × 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 9.4.4序列信号发生器 2. 画卡诺图 DC BA 00 01 11 10 00 01 11 10 × × × × 1 1 0 0 0 1 0 0 1 1 0 1 D C B A L 0 0 0 0 × 0 0 0 1 × 0 0 1 0 × 0 0 1 1 × 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 9.4.4序列信号发生器 例2、试用计数器74161和数据选择器设计一列发器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。 9.4.4序列信号发生器 顺序脉冲分配器 74161 D D 3 2 D D L Q Q R D Q 0 1 3 0 1 CP CP ∧ 1 ET 2 EP D 1 C Q 1 0 0 0 Y 2 2B A 2A Y 1 G 1 Y A 4 74138 Y Y G G Y 0 Y 3 1 5 Y A 7 6 1 2 Y 6 0 Y 2 3 5 Y Y 1 4 Y Y Y 7 Y 9.4.3 顺序脉冲分配器 设计要求： 由电路功能 得电路结构 = 触发器 + 集成门电路 = 集成计数器、移位寄存器等 +组合逻辑电路 电路构成： 由小规模集成单元构成 由中规模集成单元构成 6. 4 时序