第2章微处理器系统..pptVIP

⑤ M/IO：存储器、I/O端口选择信号，三态输出。对8086，M/IO＝1时CPU访问存储器；M/IO＝0时CPU访问I/O端口。DMA方式时被浮置为高阻状态。8088用M/IO。 ⑥ WR：写允许信号，低电平有效，三态输出。为0时表示CPU在进行写操作，允许数据从CPU进入存储器、I/O端口；为1时表示禁止写。是对存储器进行写操作还是对I/O端口进行写操作，由M/IO控制线决定。在一个写总线周期内，WR在T2、T3、Tw时钟周期内有效。DMA方式时被浮置为高阻状态。 ⑤ M/IO：存储器、I/O端口选择信号，三态输出。对8086，M/IO＝1时CPU访问存储器；M/IO＝0时CPU访问I/O端口。DMA方式时被浮置为高阻状态。8088用/IO。 ⑥ WR：写允许信号，低电平有效，三态输出。为0时表示CPU在进行写操作，允许数据从CPU进入存储器、I/O端口；为1时表示禁止写。是对存储器进行写操作还是对I/O端口进行写操作，由M/IO控制线决定。在一个写总线周期内，WR在T2、T3、Tw时钟周期内有效。DMA方式时被浮置为高阻状态。 ⑦ HLDA：保持响应信号，高电平有效，输出。当HLDA＝1时，表明CPU决定响应其它主模块对使用总线的请求，CPU所有三态门引脚呈高阻状态，让出总线控制权。