第2章tms320c54x的硬件结构dsp技术与应用实英例第3版.pptVIP

* 2.1 结构概述 2.2 总线结构 2.3 中央处理器 2.4 中央存储器 2.5 片内外围设备 2.6 复位电路 第2章 TMS320C54x的硬件结构 2.1 结构概述 TQPF/BGA 144 10 √ 1 6 0 100 3.3(内核2.8) TMS3220VC5420 TQPF/BGA 144 10 √ 1 3 6 64 3.3(内核2.5) TMS3220VC5410 TQPF/BGA 144 10 √ 1 3 4 32 3.3(内核2.8) TMS3220VC5409 TQPF/BGA 144 10 √ 2 2 4 16 3.3(内核2.8) TMS3220VC5402 TQPF/BGA 144 10 √ 1 36 16 32 3.3(内核2.5) TMS320VC549 TQPF/BGA 144 12.5/15 √ 1 36 16 32 3.3 TMS320LC549 TQPF/BGA 144 15/20 √ 1 25 2 32 3.3 TMS320LC548 BGA/TQPF 144 15/20/25 1 25 487 6 3.3 TMS320LC546A TQPF 100 20/25 1 25 487 6 3.3 TMS320LC546 TQPF 100 15/20/25 √ 1 25 487 6 3.3 TMS320LC545A TQPF 128 20/25 √ 1 25 487 6 3.3 TMS320LC545 TQPF 128 20/25 1 24 2 10 3.3 TMS320LC543 TQPF 100 20/25 √ 1 24 2 10 3.3 TMS320LC542 TQPF 128/144 25 √ 1 23 2 10 5.0 TMS320C542 TQPF 100 20/25 1 23 282 5 3.3 TMS320LC541 TQPF 100 25 1 23 282 5 5.0 TMS320C541 类型 引脚 主机 接口 定时器 串行口 ROM （千字） RAM1 （千字） 封装形式 指令周期 (ns) 片内外设 片内存储器 电 压 （V） 型 号 1. TMS320C54x DSP的主要特性 2. TMS320C54x的硬件结构框图 控制界面 系统控制 程序地址控制 数据地址控制 乘法器 加法器 算术逻 辑运算 桶形 移位器 程序/数据存储器 串行口 并行口 定时器 计数器 中断 I/O扩展口 中央处理器 比较器 特殊功能 寄存器 存储 控制 界面 外设 控制 界面 PAB PB CAB CB DAB DB EAB EB 它围绕8条总线由10大部分组成: 2.2 总线结构 1.总线数目与作用 1条程序总线(PB)： 传送取自程序存储器的指令代码和立即操作数 3条数据总线(CB、DB和EB)： 将内部各单元连接在一起 4条地址总线(PAB、CAB、DAB和EAB)： 传送执行指令所需的地址 2. 各种方式所用到的总线 √ √ 外设写 √ √ 外设读 √ √ √ √ √ √ 双数据读/系数读 √ √ √ √ 数据读/数据写 √ √ 单数据写 √(lw) √(hw) √(lw) √(hw) 长数据（32位）读 √ √ √ √ 双数据读 √ √ 单数据读 √ √ 程序写 √ √ 程序读 EB DB CB PB EAB DAB CAB PAB 数据总线 程序总线 地址总线 读/写方式 2.3 中央处理器 中央处理器（CPU）由运算部件和控制部件组成： (1)一个40位的算术逻辑单元（ALU） (2)两个40位的累加器（ACCA和ACCB） (3)一个桶形移位器 (4)17×17位乘法器 (5)40位加法器 (6)比较、选择和存储单元（CSSU） (7)指数编码器 (8)各种CPU寄存器 CB15～CB0 DB15～DB0 暂存器T 符号控制 符号控制 乘数Y 乘数X X Y 算术逻辑单元(ALU) 累加器A 累加器B 乘数 MAC输出 移位器输出 2.3.1 运算部件 1．算术逻辑单元（ALU） 低阶位 高阶位 保护位 BL BH BG 累加器B 15～0 31～16 39～32 低阶位 高阶位 保护位 AL AH AG 累加器A 15～0 31～16 39～32 2．累加器 累加器A和B都可分成3个部分: 累加器在CPU中的表示: 来自累加器A CB15～CB0 DB15～DB0 符号控制 桶形移位器 （-16~31） 写选择 MSW/LSW 乘法器MUX 来自累加器B