第五章 中央处理器..pptVIP

第五章 中央处理器Central Processing Unit 5.1 CPU的功能和组成 5.6 硬布线控制器 5.2 指令周期 5.7 传统CPU 5.3 时序产生器和控制方式 5.8 流水CPU 5.4 微程序控制器 5.9 RISC CPU 5.5 微程序设计技术 5.10 多媒体CPU 5.1 CPU的功能和组成 CPU（中央处理器）的功能 问题 → 程序(指令序列) → 装入内存 CPU自动取指令、分析指令、执行指令，再取下一条指令。 基本功能 指令控制 程序的顺序控制。负责确定下一条指令的地址。 操作控制 执行一条指令，就是发出一些控制信号给有关部件。 时间控制 这些控制信号有时间规定，哪个早一些，哪个晚一些。 数据加工 对操作数进行算术、逻辑的运算处理。 CPU的基本功能 指令控制 确定下一条指令的地址。 操作控制 分析指令，并发出控制信号给有关部件。 时间控制 使有的控制信号早一些，有的晚一些。 数据加工 对操作数进行算术、逻辑的运算处理。 CPU的基本组成 5.2 指令周期 什么是指令周期？ 取指令，译码，发出操作控制信号；再取下一条指令。 5.2 指令周期 什么是CPU周期（即机器周期）？ 指令周期包括取指令、取操作数、运算、存结果等操作。 访存操作的时间最长。 CPU周期：通常规定为从主存读取一个（指令）字的最短时间。 5.2 指令周期 时钟周期（即节拍脉冲或T周期） 用若干T周期表示一个持续时间较长的控制信号。 用一个T周期表示寄存器打入信号的持续时间。 一段典型指令 CLA指令的指令周期 CLA的取指令阶段（取指令 + 译码） CLA的执行阶段 ADD指令的指令周期 ADD指令的第2个CPU周期 ADD指令的第3个CPU周期 STA指令的指令周期 STA指令的第3个CPU周期 JMP指令的指令周期 JMP指令的第2个CPU周期 五条指令的执行过程 用方框图表示的指令周期 5.2 指令周期 例：根据部件间总线连接，列出ADD和SUB的微操作控制信号序列 ADD R2, R0和SUB R1, R3的控制信号序列 例： 5.3 时序产生器和控制方式 时序信号的作用 CPU怎么区分主存送来的是指令，还是数据？ 送指令寄存器的是指令，送ALU的是数据。 在指令周期的第1个CPU周期，收到的是指令！ 5.3 时序产生器和控制方式 操作控制器发出的控制信号，都是时空信号。 空间信号 发送到哪个部件的哪个引脚。 时间信号 什么时间发送这个信号。 时序信号 控制器发出各种操作信号的时间依据！ 5.3 时序产生器和控制方式 时序信号的体制 基本体制——电位-脉冲制 数据或指令的二进制信号以电位形式送寄存器； 寄存器的写入，由脉冲信号触发。 5.3 时序产生器和控制方式 时序信号的两种实现 硬布线控制器中，采用主状态周期-节拍电位-节拍脉冲体制 一个主状态周期，包含若干节拍电位； 一个节拍电位，包含若干节拍脉冲。 节拍电位对应CPU周期。 微程序控制器中，采用节拍电位-节拍脉冲体制。 时序信号发生器 时序产生器及移码逻辑 产生的节拍电位和节拍脉冲信号 5.3 时序产生器和控制方式 每个指令需要多少个CPU周期(机器周期)？每个CPU周期需要多少个T周期(时钟周期)？ 指令周期中的CPU周期个数是否不变？ 每个CPU周期中的T周期个数是否不变？ 是否所有指令的指令周期都包含等个数的CPU周期？ 5.3 时序产生器和控制方式 同步控制方式 一条指令在任何情况下的执行，总包含固定不变的机器周期数(节拍电位数)，每个机器周期中总包含固定不变的时钟周期数(节拍脉冲数)。 5.3 时序产生器和控制方式 同步控制的一种方案 在“主状态周期-节拍电位-节拍脉冲”三级时序信号下， 固定主状态周期中的节拍电位数，固定节拍电位中的节拍脉冲数， 所有指令的执行周期，包含等个数的节拍电位。 会怎么样？ 简单指令只用了前面2或3个节拍电位，后面的浪费了。 简单操作只用了节拍电位中前面几个节拍脉冲，后面的浪费了。 5.3 时序产生器和控制方式 同步控制的另一种方案 在“主状态周期-节拍电位-节拍脉冲”三级时序或“节拍电位-节拍脉冲”两级时序下， 大多数操作使用固定的节拍电位(即包含固定个数的节拍脉冲，如4个) 。 如某些操作需要较长的节拍电位，则使节拍电位包含更多的节拍脉冲，如5个、6个或更多。 对不同指令，固定其占用的节拍电位数，如2个、3个或更多。 5.3 时序产生器和控制方式 同步控制的第3种方案 中央控制和局部控制的结合 大多数指令的主状态周期固定； 少数复杂指