基于fpga的e1误码测试技术研究-电路与系统专业论文.docxVIP

AbstractAbstract Abstract Abstract The desktop bit error tester is not suitable for integration testing because of its huge volume，this paper research of the bit error testing technology and its FPGA implementation which used in the integration testing system based on VXI bus for E 1． 111is technology has all important engineering application value． The principle of bit error testing is analyzed．and a scheme of bit error testing technology used in the integration testing system based on the VXI bus and virtual instrument is presented．T11is paper analysis and calculats the parameters of analog hardware based on the intemational and national standard．The instrument is consist of power supply,clock generating，VXI bus interface，E 1 interface，FPGA control，relay control circuits． ne designed principle of PRBS code generating，periodicity random error inserting，synchronization of the local paaem，the HDB3 coding-decoding and the bit error rate testing is work out based on the function of bit error tester．111e designed method of he El framing-reframing and the CRC checking is introduced in detail．The framer,reframer and the CRC checker is realization based on the bit for bit technology． 111e instrument realizes all functions required，shows a good performance of facility and stability and passed national authentication． Keywords： FPGA Bit Error Rate E1 Interface VXI Bus 西安电子科技大学学位论文独创性(或创新性)声明 西安电子科技大学 学位论文独创性(或创新性)声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人 在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以 标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究 成果：也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中做了明确的 说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 本人签名：笪超堡查 日期塞!丛兰：[仝 导师签名： 第一章绪论第一章绪论 第一章绪论 第一章绪论 1．1论文研究的背景 误码测试仪是数字通信系统中的重要测试设备，其主要功能是测试数字通信 设备中的误码率，进行误码性能分析，并根据国家标准给出该设备能否接入到数 字通信网中的结论。论文研