集成电路中的晶体管及寄生效应..pptVIP

第2章 集成电路中的晶体管及其寄生效应 2.1 集成电`路中的双极晶体管模型 2.2 集成双极晶体管的有源寄生效应 2.3 集成双极晶体管的无源寄生效应 2.4 集成电路中的PNP管 2.5 集成二极管 2.6 肖特基势垒二极管(SBD) 和肖特基箝位晶体管 (SCT) 2.7 MOS集成电路中的有源寄生效应 2.8 集成电路中的MOS晶体管模型 集成NPN的结构与寄生效应 集成电路中的元件都做在同一衬底上，因此，其结构与分离器件有很大的不同。 实际IC中的晶体管结构，具有系列多维效应。但在近似分析其直流特性时，可简化为一维结构。 为了在一个基片上制造出多个器件，必须采用隔离措施，pn结隔离是一种常用的工艺。 在pn结隔离工艺中，典型NPN集成晶体管的结构是四层三结构。 集成NPN管的有源寄生效应 四层三结结构 ：指NPN管的高浓度n型扩散发射区N+-NPN管的p型扩散基区-n型外延层（NPN管的集电区）nepi （ epitaxial 外延的）-p型衬底四层p-Si ，以及四层之间的三个pn结这样的工艺结构EB（ Emitter—Base ）结 、BC（ Base-Collector ）结、 CS结（ Collector-Substrate ）。 寄生PNP管处于放大区的三个条件： (1) EB结正偏（即NPN管的BC 结正偏） (2) BC结反偏（即NPN管的CS 结反偏） (3) 具有一定的电流放大能力（一般 ?pnp=1~3） 其中，条件(2)永远成立，因为pn结隔离就是要求衬底P+隔离环接到最低电位。条件(3)一般也很容易达到。条件(1)能否满足则取决于NPN管的工作状态。 （2）可采用外延层掺金工艺，引入深能级杂质，降低少子寿命，从而降低? ???。 掺金工艺是在NPN管集电区掺金（相当于在PNP管基区掺金）。掺金的作用，使PNP管基区中高复合中心数增加，少数载流子在基区复合加剧，由于非平衡少数载流子不可能到达集电区从而使寄生PNP管电流放大系数大大降低。 （3）还应注意，NPN管基区侧壁到P+隔离环之间也会形成横向PNP管，必须使NPN管基区外侧和隔离框保持足够距离。 2.4 集成电路中的PNP管 以P型衬底作集电区，集电极从浓硼隔离槽引出。N型外延层作基区，用硼扩散作发射区。 由于其集电极与衬底相通，在电路中总是接在最低电位处，这使它的使用场合受到了限制，在运放中通常只能作为输出级或输出缓冲级使用。 自由集电极纵向PNP管 集成齐纳二极管和次表面齐纳管 SBD在TTL中起到的嵌位作用 肖特基势垒二极管（SBD）具有可用于改善集成电路三个特点，即正向压降低、开关时间短和反向击穿电压高。 肖特基势垒二极管与可能饱和的晶体管集电结正向并接，由于SBD正向压降低的特点，是晶体管的饱和深度不能太深，从而有效的提高了电路速度。 肖特基箝位晶体管 2.7 MOS集成电路中的有源寄生效应 1 场区寄生MOSFET 由图，当互连铝线跨过场氧区B、C两个扩散区时，如果互连铝线电位足够高，可能使场区表面反型，形成寄生沟道，使本不应连通的有源区导通，造成工作电流泄漏，使器件电路性能变差，乃至失效。 （1）增厚场氧厚度t’OX，使VTF?，但需要增长场氧时间，对前部工序有影响，并将造成台阶陡峭，不利于布线。 （2）对场区进行同型注入，提高衬底浓 度，使V’TF?。但注意注入剂量不宜过高，以防止某些寄生电容增大，和击穿电压的下降。 2 寄生双极型晶体管 寄生PNPN效应  闩锁（Latch-up）效应 寄生PNPN效应又称 闩锁（Latch-up）效应或寄生可控硅（SCR）效应。 补充：什么是晶闸管［晶体闸流管］（Thyristor），别名：可控硅整流器（Silicon Controlled Rectifier—SCR） 1956年美国贝尔实验室（Bell Lab）发明了晶闸管。 1957年美国通用电气公司（GE）开发出第一只晶闸管产品。 1958年商业化。 半导体器件由弱电领域扩展到强电领域。 能承受的电压和电流容量最高，工作可靠，在大容量的场合具有