基于fpga的全局时钟分配和tdc模块研究-微电子学与固体电子学专业论文.docxVIP

华中科技 大学硕士 学 华 中 科 技 大 学 硕 士 学 位 论 文 I I 摘 要 对于很多先进的电子系统，它们的性能和系统的时间分辨率以及作用于系统的全 局时钟信号有很大的关系。获得一个较高的时间分辨率以及一个高精确度和高稳定性 的全局时钟信号可以提高电子系统的性能。 在这篇论文中，全数字化 PET 系统的成像质量就与时间分辨率有很大的关系。把 由时间数字转换器(TDC)得到的每次采样时间送入后端缓存和作为处理单元的 FPGA 中进行分析和处理，可以得到光电倍增管(PMT)的脉冲的时间信息。通过对常用的时 间间隔测量方法进行总结，在其基础上结合 FPGA 的内部结构，对在 FPGA 中实现高 分辨率 TDC 的可能性进行了分析和验证。该设计利用 FPGA 的进位链作为延时单元， 通过仿真验证了可以在 FPGA 中连接多条进位连线做为延时线，实现高分辨率时间测 量。 同时，全数字化 PET 系统和其它一些电子系统一样需要一个全局时钟信号分配模 块使得能够对在 TDC 中进行处理的多路数据有一个时间基准。为了达到这个目的， 使用 FPGA 和 AD9516-4 芯片设计了一种全局时钟信号分布模块。针对全局时钟信号 分配模块的要求，提出了通过参考频率由锁相环产生高频信号，利用分频器实现了对 高频信号的分频，并用低电压差分信号(LVDS)对生成的多路时钟信号进行传输，从而 获得了多路频率、相位、幅值均相同的同步时钟信号的方法。相比于其他方法实现的 时钟分配模块，本方法具有高精确度，低功耗和高稳定性的特点。该模块已经在全数 字化 PET 系统中使用，验证了该模块具有高精确度和高稳定性的特点。 关键词： FPGA; 时间间隔测量; 时间数字转换; 进位链; 全局时钟信号 II II Abstract For many advanced electronic systems, their performance is highly related to time resolution of the system and the system’s global clock signal. Achieving a high time resolution, plus a high accuracy and high stability global clock signal can help improve the performance of an electronic system. In this thesis, the image quality of All-digital PET system is greatly related to the time resolution. By sending sampling time of the time-to-digital converter to the backend buffer and processing unit to process, can get time information of the pulses which come from the photomultiplier tube. Based on the summarization of commonly used time interval measurement methods and combined with the internal structure of FPGA, a design of Time-to-Digital converter in FPGA is analyzed and verified. The design can achieve high resolution in time measurement by using carry chain of FPGA as delay unit and verified through simulation by connecting multiple dedicated carry lines together as a carry chain. In the meantime, as other electronic systems, the front-end electronics module of the all-digital PET requires a global clock signal distribution module that can act as a timing signal benchmark of multiple data processed in the TDC modu