基于aes算法的可演化安全soc原型设计与实现-电路与系统专业论文.docxVIP

万方数据 万方数据 承诺书 本人郑重声明：所呈交的学位论文，是本人在导师指导下，独立进 行研究工作所取得的成果。尽我所知，除文中已经注明引用的内容外， 本学位论文的研究成果不包含任何他人享有著作权的内容。对本论文所 涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标 明。 本人授权南京航空航天大学可以有权保留送交论文的复印件，允许 论文被查阅和借阅,可以将学位论文的全部或部分内容编入有关数据库 进行检索，可以采用影印、缩印或其他复制手段保存论文。 作者签名： 日 期： 南京航空航天大学硕士学位论文 摘 要 AES 密码芯片作为 AES 密码算法的重要载体，在电子商务、税收、通信等领域有广泛的 应用。计算机技术的进步以及量子计算机的出现，使得原本安全的密码系统变得不再安全，对 AES 密码算法的安全性产生了一定威胁。旁路攻击技术的发展，使得 AES 密码芯片的安全性 进一步降低。对 AES 密码芯片的安全性进行研究，提高 AES 密码芯片的安全性变得尤为重要。 论文以构建基于 AES 算法的可演化安全 SoC 原型为目的，研究可演化 AES 密码芯片的关 键技术。针对 AES 算法中关键部件 S 盒的非线性、差分均匀度及雪崩效应，设计了 S 盒演化生 成算法，以提高 AES 算法的安全性。通过合并运算步骤，设计基于 T 盒的加解密方法，有效提 升了运算速度。对 AES 算法加解密过程中的相似项进行提取，提出了一种加解密复用轮电路结 构来有效节省电路资源。设计基于 AXI-Lite 总线的接口电路，结合加解密复用轮电路，实现了 可动态加载 S 盒的可重构 AES 协处理器。在设计 AES 协处理器电路过程中，综合考虑对旁路 攻击的防御，设计了基于掩码的抗功耗攻击电路结构；同时针对错误注入攻击，提出了一种基 于数据冗余的容错电路结构。在 Modelsim 平台上，对 AES 协处理器的 RTL 级电路进行了仿真 验证。基于 Xilinx 的 FPGA，选用 Microblaze 作为控制器并移植 S 盒演化生成算法，结合 AES 协处理器，实现了可演化安全 SoC 原型。为验证所设计的可演化安全 SoC 原型的正确性，设计 了上位机程序及其与 Microblaze 间的通信接口和通信协议，达到 SoC 演化、加解密等过程在线 显示的目的。 本文所设计的基于 AES 算法的可演化安全 SoC 原型，具有工作过程中算法安全性逐渐增 强，电路设计能有效抵御旁路攻击的特性，为可演化 AES 密码芯片的实现奠定了基础。 关键词：密码芯片，AES，演化密码，旁路攻击 i 基于 AES 算法的可演化安全 SoC 原型设计与实现 ABSTRACT AES cryptographic chip as the carrier of AES cryptographic algorithm is widely used in electronic commerce, taxation, communications and other fields. Nowadays the progress of computer technology and the emergence of quantum computer is a threat to the cryptographic systems. Bypass attack technology development on the other hand, makes the security of the AES cryptographic chip down further. Research on the security of the AES cryptographic chip and improve the security of AES cryptographic chip becomes very important. This paper studied the key technology of evolvable crypto chip for the purpose of build evolvable security SoC prototype based on AES algorithm. A evolutionary algorithm that generate S box which have better nolinear, differential and avalanche characteristics was designed to enhance the security of AES algorithm. To improve the c