触发器及网其应用.pptVIP

?第9章 时序逻辑电路 9.1 触发器及其应用 9.1.1基本RS触发器 9.1.2 JK触发器 9.1.3 D触发器 9.1.4 双J-K触发器组成的时钟变换电路 9.1.5 四锁存D型触发器组成的智力竞赛抢答器 * * 触发器是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本的逻辑单元。本章介绍了基本RS触发器，JK触发器，D触发器，移位寄存器，计数器，多谐振荡器的原理应用电路与计算机仿真设计方法。本章的重点是掌握触发器组成的应用电路的仿真设计与分析方法。注意不同结构形式的触发器之间的差别，注意采用不同触发器构成的寄存器，计数器，多谐振荡器的特点。 内容提要 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本的逻辑单元。 图9.1.1 基本RS触发器 图9.1.1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常 称为置“1”端，因为 ＝0（ ＝1）时触发器,被置“1”； 为置“0”端,因为 ＝0（ ＝1）时触发器被置“0”,当 ＝ ＝1时状态保持； ＝ ＝0时