数字电到路逻辑设计白静版第8章.ppt

第八章 可编程逻辑器件 　　　　8.1 可编程逻辑器件(PLD)概述 　可编程逻辑器件(Programmable Logic Device，PLD)是在PROM基础上发展起来的新型大规模数字逻辑集成器件，是现代设计数字系统的基础之一。 前面几章讲到的中、小规模数字集成电路，如74系列及其改进系列、74HC系列的各种门电路、触发器、计数器等，都属于通用器件，它们所实现的逻辑功能是固定不变的，任何数字系统都可使用。 用这些通用的MSI、SSI可以组成任何复杂的数字系统，但系统的体积、重量、功耗会随之增加，而且可靠性也大为降低。 PLD的研制成功有效地解决了上述问题，它是一种半成品性的、集成度很高的通用型逻辑器件，它的功能不再是单一的存储信息，而是可以通过用户对器件的编程来实现包括组合逻辑、时序逻辑在内的数字电路系统的各种复杂逻辑功能。 8.1.1 PLD的基本结构 　我们知道，无论是组合电路还是时序电路，都可以用“与-或”表达式或者真值表、状态转移表来表示，因此可以用与门和或门实现，PLD的内部结构就是建立在此基础上的。 　　图8.1为基于与-或阵列结构的PLD基本结构，这类PLD由输入电路、与阵列、或阵列、输出电路以及反馈电路组成。 如同ROM的阵列结构，PLD结构主体是与阵列和或阵列。 为了适应各种输入情况，与阵列的输入端(包括内部反馈信号的输入端)都设置有输入缓冲电路，主要作用是使输入信号有足够的驱动能力，并产生一组互补的原变量和反变量。 这些外部输入变量或内部反馈变量根据地址变量从与门阵列输入，产生与项；这些与项输出又成为或门阵列的输入，最后，或门阵列的输出就是与-或表达式形成的逻辑函数。 在输出电路中，有多个按一定规律排列的寄存器以便输出时序电路，还有多路选择器、三态逻辑输出门以便控制芯片的操作，它们的输入来自或阵列的输出。 图8.1 基于与-或阵列结构的PLD基本结构 　　PLD内部设置有内部反馈通路，可把输出信号反馈到输入端。 这样，在增加了输入、输出缓冲电路、内部反馈电路等之后，就可以构成不同类型、不同规模的PLD器件。 　　由于PLD内部电路庞大而规则、紧凑，用传统的绘制逻辑图方法不方便，因而常采用一些简化的表示方法。 图8.2为PLD输入缓冲电路的简化表示。 图8.3为PLD中一个多输入与门和多输入或门的简化表示。 竖线为一组输入信号，用它与横线相交叉的点的状态表示相应的输入信号是否接到了该门的输入端上。 交叉点上一般用符号“×”表示可编程的连接点，可以通过编程将其断开；用“·”表示是固定连接，不能通过编程改变(不可编程)；无任何标记，则表示是不连接的。 图8.3 PLD的与阵列、或阵列简化表示 8.1.2 PLD的分类 　早期的PLD属于低集成密度可编程逻辑器件，也是简单的可编程逻辑器件(Simple PLD，SPLD)。 根据其可编程情况，可分为可编程只读存储器PROM、可编程逻辑阵列(Programmable Logic Array，PLA)、可编程阵列逻辑(Programmable Array Logic，PAL)和通用阵列逻辑(Generic Array Logic，GAL)4种类型，它们在结构上主要都是一个“与阵列”和一个“或阵列”，不同之处如表8.1所示。 　　7.3节讨论的PROM、EPROM和EEPROM等可编程ROM属于用户编程的逻辑器件，它们可实现组合逻辑函数，其与阵列(地址译码器)是不可编程的，或阵列(存储矩阵)是可编程的，ROM存储了组合逻辑的真值表，或者说，ROM按标准的与-或表达式编程。 PROM由于其阵列规模大，速度低，因而它的基本用途是用作存储器，如软件固化、显示查寻等。  　可编程逻辑阵列PLA是按照最简与-或表达式编程的器件，它的与阵列和或阵列都是可编程的。 利用率比PROM高得多，使用灵活方便，但其集成度较低，又由于缺少好的支持软件和编程工具，价格较贵，器件的资源利用率也不够高，现在已经不常使用。 　　可编程阵列逻辑PAL是与阵列可编程而或阵列不可编程的器件。 PAL具有多种输出结构形式，但输出结构固定。 应用不同的输出结构，需选用不同型号的PAL器件。 若存储单元采用熔丝结构，就如同PROM一样，一旦编程后不能再改写。 　　通用阵列逻辑GAL是在PAL基础上产生的新一代器件。 大部分GAL同PAL一样，有一个可编程的与阵列和一个不可编程的或阵列，仅有GAL39V8的与、或阵列均可编程。 但为了通用，GAL在或阵列之后接一个输出逻辑宏单元(Output Logic Macrocell，OLMC)，为逻辑设计提供了很大的灵活性。 GAL器件采用CMOS工艺,是可多次编程的器件。 　　上述几种可编程逻辑器件易