基于amba总线结构的高性能存储接口的研究与设计-微电子学与固体电子学专业论文.docxVIP

摘要摘要 摘要 摘要 在SOC(System on Chip)设计中，由于必须比普通设计使用容量更小的 cache商速缓存和更为简化的存储体系层次，DRAM的访问速度将成为整个SOC 系统中不可避免的瓶颈．此外，在诸如流媒体处理器之类的SOC设计中，所处 理数据的特性可能导致cache命中率极其低下，这也将使得DRAM访问速度对 系统性能的影响更甚。而在DRAM物理参数已固定的情况下，存储接口的设计 对DRAM的性能将起到决定性的作用，从而也就影响了系统的性能． 本文首先回顾了近年来SOC设计中通常采用的体系结构以及片上总线的 发展趋势，同时介绍了半导体存储器的技术方向和主流产品，以此来阐明主存 储器访问速度在SOC设计中的重要地位。然后根据片上总线的具体协议来分析 总线传输特性对DRAM访问速度可能带来的影响，并结合DRAM存储器的访 存特性来总结存储控制器所能利用的优化技术。在以上研究和分析的基础上， 完成存储控制器的设计与验证．由于AMBA总线在当今SOC设计中的应用最 为广泛，同时DDR SDRAM目前已成为市场主流，所以拟完成的存储控制器是 基于AMBA总线并针对DDR类型的DRAM的． 关键词：AMBA总线，DDR SDRAM，存储控制器，访存调度． ABSTRACTIn ABSTRACT In SOC(System Oil Chip)design,the memory access latency is the whole system bottleneck due to small cache size and simple memory hierarchy the SOC usually employs．Situation is worse in some particular SOC design,such罄the streaming media processor,whichs low data locality ellsurcs extremely low cache hit rate．The design of the SOC MEMC(memory controller)will then be decisive for memory ac傥ss performsce and thereby the OVelall system performance with given DRAM physicaI characteristics． The author of this thesis first establishes the significance of DRAM memory 锻鹳spc砸tl埴ough reviewing evolution of common SOC architecture,on-chip bus protocol,and the technical advancement and mainstream products of the semiconductor memory．Then the author summarizcs possible MEMC optimization techniques by analyzing specific bus protocol and DRAM memory accI娜 characteristics．Based Oil this in depth analysis,the author designed and verified a SOC memory controller tailored for widely used AMBA bus protocol and龇 mainstream DDR DRAM． Key Words：AMBA．DDR SDRAM，MEMC，m鼬ory铀。‘煅scheduling Ⅱ 学位论文版权使用授权书本人完全了解同济大学关于收集、保存、使用学位论文的规定， 学位论文版权使用授权书 本人完全了解同济大学关于收集、保存、使用学位论文的规定， 同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版 本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、 扫描、数字化或其它手段保存论文；学校有权提供目录检索以及提供 本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有 关部门或者机构送交论文的复印件和电子版：在不以赢利为目的的前 提下，学校可以适当复制论文的部分或全部内容用于学术活动。 学位论文作者签名：熄 卸01年j月加日 经指导教师同意，本学位论文属于保密，在 年解密后适用 本授权书。 指导教师签名： 学位论文作者签名： 年 月 日 年 月 日 同济大学学位论文原