第5章 半导体存储器湖52757.pptVIP

第5章 半导体存储器 教学重点 芯片SRAM 2114和DRAM 4116 芯片EPROM 2764和EEPROM 2817A SRAM、EPROM与CPU的连接 5.1 概述 存储器是计算机中的记忆设备 用于存放程序和数据 5.1.1 存储器的分类 按存储介质分类 半导体存储器 磁表面存储器 光盘存储器 按存取方式分类 随机存储器 只读存储器 串行访问存储器 按在计算机中的作用分类 高速缓存(CACHE)——由静态RAM芯片构成 主存——由半导体存储器(ROM/RAM)构成 辅存——指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作 本章介绍半导体存储器及组成主存的方法 半导体存储器的分类 5.1.2存储器的性能指标 1.存储器容量 存储器芯片容量=单元数×位数 2.存取周期 存储器的存取周期是指从接收到地址，到实现一次完整的读出或写入数据的时间，是存储器进行连续读或写操作所允许的最短时间间隔。 3. 功耗 导体存储器属于大规模集成电路，集成度高，体积小，但是不易散热，因此在保证速度的前提下应尽量减小功耗。 4. 可靠性 平均无故障时间 5. 集成度 半导体存储器的集成度是指在一块数平方毫米芯片上所制作的基本存储单元数，常以“位／片”表示，也可以用“字节／片”表示。 读写存储器RAM 随机存取存储器 静态RAM SRAM 2114 SRAM 6264 5.2.1 静态RAM SRAM 的基本存储单元是触发器电路 每个基本存储单元存储1位二进制数 许多个基本存储单元形成行列存储矩阵 SRAM 一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个唯一的地址 静态RAM的存储结构 SRAM 芯片的内部结构 SRAM芯片2114 存储容量为1024×4 18个引脚： 10 根地址线 A9～A0 4 根数据线 I/O4～I/O1 片选 -CS 读写 -WE SRAM 2114的读周期 TA读取时间 从读取命令发出到数据稳定出现的时间 给出地址到数据出现在外部总线上 TRC读取周期 两次读取存储器所允许的最小时间间隔 有效地址维持的时间 SRAM 2114的写周期 TW写入时间 从写入命令发出到数据进入存储单元的时间 写信号有效时间 TWC写入周期 两次写入存储器所允许的最小时间间隔 有效地址维持的时间 SRAM芯片6264 存储容量为 8K×8 28个引脚： 13 根地址线 A12～A0 8 根数据线 D7～D0 2 根片选 -CS1、CS2 读写 -WE、-OE 1. 存储芯片数据线的处理 若芯片的数据线正好 8 根： 一次可从芯片中访问到 8 位数据 全部数据线与系统的 8 位数据总线相连 若芯片的数据线不足 8 根： 一次不能从一个芯片中访问到 8 位数据 利用多个芯片扩充数据位（数据宽度） 这种扩充方式称“位扩充” 位扩充 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组” 2. 存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 片内译码 片内译码 片内10 位地址译码 10 位地址的变化： 全0~全1 3. 存储芯片片选端的译码 存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围 这种扩充简称为“地址扩充”或“字扩充” 进行“地址扩充”时，需要利用存储芯片的片选端来对存储芯片（芯片组）进行寻址 通过存储芯片的片选端与系统的高位地址线相关联来实现对存储芯片（芯片组）的寻址，常用的方法有： 全译码——全部高位地址线与片选端关联（参与芯片译码） 部分译码——部分高位地址线与片选端关联（参与芯片译码） 线选法——某根高位地址线与片选端关联（参与芯片译码） 片选端常有效——无高位地址线与片选端关联（不参与芯片译码） 地址扩充（字扩充） 片选端常有效 静态随机存取存储器的联接举例 在64KB地址空间中用8片2114构成4K×8，即4KB存储区的全译码法连接方案：其地址范围为2000H～2FFFH。连接图如图5.11所示。 5.2.2 动态MOS存储器 DRAM 的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对1行的存储单元进行刷新 每个基本存储单元存储1位二进制数 许多个基本存储单元形成行、列存储矩阵 DRAM一般采用“位结构”存储体： 每个存储单元存放 1 位 需要 8 个存储芯片构成 1 个字节存储单元 每个字节存储单元拥有 1 个唯一地址 动态RAM的存储结构 D