计算机组担成原理ch02.pptVIP

第二章 存储系统 2.1 存储器概述 2.2 主存储器 2.3 高速缓冲存储器(Cache) 2.4 辅助存储器 2.5 小型案例实训 2.6 本章小结 2.7 学习加油站 2.1 存储器概述 2.1 存储器概述 3. 按存储介质分类 2.1 存储器概述 4. 按信息的可保存性分类 易失性存储器：断电后存储信息即消失的存储器，如半导体RAM。 非易失性存储器：断电后信息仍然保存的存储器，称。例如，ROM、磁芯存储器、磁表面存储器和光存储器。 破坏性读出：如果某个存储单元所存储的信息被读出时，原存信息将被破坏，必须紧接一个重写(再生)的操作。 非破坏性读出：单元原存信息不被破坏。 2.1 存储器概述 二、 存储器的层次结构 2.1 存储器概述 三、存储器的主要技术指标 存储容量 存取时间 存储周期 存储器带宽 2.2 主存储器 一、半导体存储器的分类 1. 随机存取存储器（RAM） NV-RAM芯片使用了下面的技术： (1) 它用由CMOS构成的功耗极低的SRAM存储单元。 (2）内部使用锂电池作为后备电源。 (3) 使用一个智能控制电路。 2.2 主存储器 2. 只读存储器（ROM） 2.2 主存储器 二、随机存取寄存器（RAM）结构 1. 半导体存储芯片的基本结构 2.2 主存储器 2. SRAM读写周期波形图 2.2 主存储器 3. 动态存储器(DRAM) 1)DRAM存储元的记忆原理 2.2 主存储器 2)DRAM芯片的逻辑结构 2.2 主存储器 动态存储器的刷新方式通常有以下几种： (1)集中式刷新方式 (2)分散式刷新方式 (3)异步式刷新方式 2.2 主存储器 动态存储器(DRAM)和静态存储器(SRAM)的比较 (1)集成度 在同样的大小的芯片中，动态RAM的集成度远高于静态RAM； (2)封装尺寸 动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少； (3)功耗 动态RAM的功耗仅为静态RAM的； (4)价格 动态RAM的价格仅为静态RAM的。因此，随着动态RAM容量不断扩大，速度不断提高，它被广泛应用于计算机的主存； (5)存储元件 动态RAM使用电容，因此它的速度比静态RAM低； (6)刷新 动态RAM需要再生，故需配置再生电路，也需要消耗一部分功率。通常，容量不大的高速存储器大多用静态RAM实现。 2.2 主存储器 三、只读存储器（ROM）结构 1. 掩膜ROM 2. 可编程ROM (1) EPROM ( 2)EPROM (3) EEPROM (4)FlashROM 2.2 主存储器 四、存储器与CPU的连接方法 1. 存储容量的扩展 (1)位扩展 (2)字扩展 (3)字、位扩展 2.2 主存储器 2. 存储器与CPU的连接 (1)地址线的连接 (2)数据线的连接 (3)读／写命令线的连接 (4)片选线的连接 (5)合理选择存储芯片 2.2 主存储器 【例2.2】设CPU有16根地址线，8根数据线，并用作访存控制信号(低电平有效)，用作读/写控制信号(高电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位 ROM；8K×8位ROM及74LSl38译码器和各种门电路，如图2-17所示。画出CPU与存储器的连接图，要求： ①主存地址空间分配： 6000H～67FFH为系统程序区： 6800H～6BFFH为用户程序区。 ②合理选用上述存储芯片，说明各选几片？ ③详细画出存储芯片的片选逻辑图。 2.2 主存储器 五、提高访存速度的措施 1. 存储体系结构上的改进 (1)高速缓冲存储器(Cache) (2)并行主存储器系统 1) 单体多字并行主存系统 2)多体交叉存取方式的并行主存系统 多体交叉存取方式适合于流水线的处理方式 2.2 主存储器 2. 存储芯片设计上的改进 (1)同步型动态存储器(SDRAM) (2)双倍速率SDRAM(DDR SDRAM) (3)Direct Rambus DRAM(Direct RDRAM) (4)同步链接内存SLDRAM(SyncLink DRAM) (5)虚拟信道内存(Virtual Channel DRAM) 2.3 高速缓冲存储器(Cache) 一、Cache的功能与基本原理 1.程序的局部性原理 :时间、空间 2.Cache的位置：CPU与内存之间 3.思想：利用了SRAM的速度优势和DRAM的高集成度、低功耗及低成本的特点 4.作用：解决CPU与主存之间速度不匹配而采用的一项重要技术，从而达