基于apb的uartip核设计与uvm验证-电路与系统专业论文.docxVIP

万方数据 万方数据 承诺书 本人声明所呈交的硕士学位论文是本人在导师指导下进 行的研究工作及取得的研究成果。除了文中特别加以标注和 致谢的地方外，论文中不包含其他人已经发表或撰写过的研 究成果，也不包含为获得南京航空航天大学或其他教育机构 的学位或证书而使用过的材料。 本人授权南京航空航天大学可以将学位论文的全部或部 分内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存、汇编学位论文。 （保密的学位论文在解密后适用本承诺书） 作者签名： 日 期： 万方数据 万方数据 南京航空航天大学硕士学位论文 摘 要 随着集成电路性能的不断提高，SoC芯片的规模变得越来越大，快速开发SoC产品以及确保 SoC芯片功能的正确性变得越来越重要。随着近几年的技术探索，通用IP核封装技术和UVM验 证方法学在众多方法中脱颖而出。因此，根据行业的发展趋势和应用需求，本文给出了一种基 于APB总线的UART IP核，并搭建了基于UVM 1.1标准的通用验证平台以验证该IP核的正确性。 本文的工作包括：（1）完成了UART IP核的整体架构设计，此IP核同时支持APB总线传输 协议和红外接口协议，并进行了部分功能优化。（2）搭建了基于UVM的通用验证平台，结合EDA 工具增加自动收集覆盖率的模块，并适配丰富的验证手段。（3）结合验证平台和FPGA对设计 的IP核进行了详细的验证工作。 本文设计的UART IP核，将通用的多个电路模块封装在一个IP核中，从硬件角度统一优化， 可以很好的控制电路对硬件资源的消耗，并且保证芯片性能。基于FPGA的验证结果显示，本 文设计的IP核占用板上资源不超过20%，而且在基于FPGA的验证中达到了210MHz的最高工作 频率，有着非常好的性能。同时，搭建的基于UVM的验证平台具有较好的可重用性，适用于日 益复杂的设计工作，文章基于验证平台对设计的IP核进行了与参考模型的比较验证，最终整体 覆盖率接近90%，核心功能覆盖率达到100%，确保了设计的准确。 关键词：片上系统，知识产权核，通用验证方法学，验证平台 I 基于 APB 的 UART IP 核设计与 UVM 验证 ABSTRACT With the increasingly higher performance of IC circuits and larger scale of SoC chips, it becomes more and more significant to rapid SoC product development and ensure the validity of function. Recently, with the technology exploration, general IP core packaging technology and UVM Verification methodology stand out from many methods. Consequently, according to the development trends and application requirements, this paper designs an UART IP core based on APB bus and establishes a general verification platform based on UVM 1.1 standard. This thesis had finished the following work.(1)A global structure of UART IP core was designed, supporting APB bus transmission protocols and infrared interface protocols concurrently.(2)A general verification platform based on UVM was designed, which adds the module to collect coverage rate automatically and adapts to general verification methods.(3)It makes detailed tests for IP core by verification platform and FPGA. The designed UART IP core, which packages some general circuits into an IP core and makes optimizations in h