安徽工业大学数字逻辑课程设计.doc

PAGE PAGE 2 《数字逻辑》课程设计报告 题目：数字钟的设计 学院： 班级： 姓名： 学号： 老师： 2012年 5 月 18 日 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc325215381 一、设计要求与任务： PAGEREF _Toc325215381 \h 3 HYPERLINK \l _Toc325215382 二、设计思路（包括仿真结果）： PAGEREF _Toc325215382 \h 3 HYPERLINK \l _Toc325215383 （一）、设计思想及说明： PAGEREF _Toc325215383 \h 3 HYPERLINK \l _Toc325215384 1． 数字钟的构成 PAGEREF _Toc325215384 \h 3 HYPERLINK \l _Toc325215385 2． 构成原理框图 PAGEREF _Toc325215385 \h 3 HYPERLINK \l _Toc325215386 （二）、设计步骤，各模块组成，简要说明； PAGEREF _Toc325215386 \h 4 HYPERLINK \l _Toc325215387 1、分、秒计时电路 PAGEREF _Toc325215387 \h 4 HYPERLINK \l _Toc325215388 2、小时计时电路 PAGEREF _Toc325215388 \h 5 HYPERLINK \l _Toc325215389 3、校时电路 PAGEREF _Toc325215389 \h 5 HYPERLINK \l _Toc325215390 4、附加译码驱动电路 PAGEREF _Toc325215390 \h 7 HYPERLINK \l _Toc325215391 （三）、数字钟的顶层电路逻辑图，电路的模拟结果： 9 HYPERLINK \l _Toc325215392 1、数字钟的顶层电路逻辑图： 9 HYPERLINK \l _Toc325215393 2、电路的模拟结果 PAGEREF _Toc325215393 \h 10 HYPERLINK \l _Toc325215397 三、讨论：心得体会 PAGEREF _Toc325215397 \h 10 四、参考文献10  设计要求： （1）计时和显示功能 采用24小时计时并以十进制数字显示时、分、秒（时从00~23，分、秒从00~ 59）。 （2）校时功能 可以分别对时及分进行单独校时，使其校正到标准时间； （3）采用的器件和软件： EDA-V实验箱 软件：MAX+PlusⅡ 设计思路 （一）设计思想及说明： 数字钟的构成 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡 按功能要求，整个数字钟可分为计时和校时两大部分，此外采用扫描显示方式还要附加译码驱动电路。 计时电路——时间计数器电路由秒个位、秒十位计数器，分个位、分十位计数及时个位、时十位计数电路构成。其中:秒个位和秒十位计数器，分个位和分十位计数为六十进制计数器， 而根据设计要求时个位和时十位构成的为二十四进制计数器。 时间计数单元共有：时计数，分计数和秒计数3部分，根据设计要求时计数单元为一个二十四进制计数器，共输出为两位8421BCD码形式；分计数和秒计数单元为六十进制计数器， 共输出也为两位8421BCD码。 校时电路——当刚接通电源或走时出现误差时都需要对时间进行校正。对时间的校正是通过截断正常的计数通路，而用频率较高的方波信号加到其需要校正的计数单元的输入端，这样可以很快使校正的时间调整到标准时间的数值，这时再将选择开关打向正常时就可以准确走时了。 译码驱动电路——译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 构成原理框图 时显示器 时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 时计数器 分计数器 秒计数器 校时电路 振荡