第20章 门电路和组合逻辑电路.ppt

20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.3 TTL门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析和设计 20.7 加法器 20.8 编码器 20.9 译码器和数字显示 20.11 应用举例 要特别注意到的是：二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算，“逢二进一”，而后者表示的是一种逻辑关系，是“或运算”，不存在进位问题。 例如： 进制对应关系表 脉冲信号的部分参数 20.2 基本门电路及其组合 20.2.1 逻辑门电路的基本概念 1. “与”逻辑 2. “或”逻辑 3. “非”逻辑关系 正负逻辑 20.2.2 分立元器件基本逻辑门电路 1、二极管“与” 门电路 2、二极管“或” 门电路 3、晶体管“非” 门电路 20.2.3 基本逻辑门电路的组合 20.2.3 基本逻辑门电路的组合 上面讨论的门电路都是由二极管、晶体管组成的，它们称为分立元件门电路。 TTL门电路属于集成门电路，它具有高可靠性和微型化等优点。应用得最为普遍的是与非门电路。 普通TTL与非门不允许直接驱动电压高于5V的负载，也不允许输出端直接相连，否则与非门将被损坏。 20.3.1 TTL“与非”门电路 3. TTL“与非”门特性及参数 (2) TTL“与非”门的参数 20.3.2 三态输出“与非”门电路 20.3.2 三态输出“与非”门电路 由于电路结构的不同，例如在控制端串接一个非门，则状态就会与上述相反，即当控制端为高电平时出现高阻态，而在低电平时电路处于工作状态。这时的逻辑符号会如下图所示。 门电路多余输入端的处理 TTL与逻辑门电路（与门、与非门）：将多余输入端经大电阻（1~3kΩ）到地；直接接高电平；悬空；与使用的输入端并接。 TTL或逻辑门电路（或门、或非门）：将多余输入端通过小于1kΩ的电阻接“地”；直接接地；接低电平。 门电路多余输入端的处理 如果前级（驱动级）有足够的驱动能力，也可以将多余的输入端与信号输入端连在一起。 20.5 逻辑代数 20.5.1 逻辑代数运算法则 1. 基本运算法则： 20.5.1 逻辑代数运算法则 20.5.2 逻辑函数的表示方法 最小项中同时含有所有的变量，每个变量都是它的一个因子； 最小项中的每个因子以原变量或是反变量的形式只出现一次； n个变量共有2n个最小项; 同一个逻辑函数可以用不同的逻辑式来表达，但由最小项组成的与或逻辑式一定是唯一的，而逻辑状态表是用最小项表示的，所以逻辑状态表是唯一的。 由于逻辑式不是唯一的，所以逻辑图也不是唯一的； 也可以由逻辑图写出逻辑式。 20.5.3 逻辑函数的化简 1. 用 “与非”门构成基本门电路 2. 应用逻辑代数运算法则化简 逻辑状态表的唯一性：其中包含了所有输入变量的全部取值组合和与其对应的输出变量的取值，即反映了逻辑问题的全部因果关系，所以对于一个逻辑问题来说，它的表达方式是唯一的。 卡诺图的唯一性：它画出了所有变量组成的全部最小项代表的小方格，这些小方格中取1的部分恰好是逻辑函数中取1的最小项，它同样也是反映出了某一逻辑问题的全部因果关系，所以也具有唯一性。 用最小项表示的逻辑式也是唯一的。 20.6 组合逻辑电路的分析和设计 20.6.1 组合逻辑电路的分析 20.6.2 组合逻辑电路的综合 20.7.1 半加器 20.7.2 全加器 20.8 编码器 20.8.2 二 – 十进制编码器 1. 8421编码器 20.8.2 二 – 十进制编码器 译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。 将二进制代码的各种状态按其愿意译成对应的输出信号的过程，称为二进制译码。 实现二进制译码的电路，称为二进制译码器。 20.9.2 二-十进制显示译码器 20.11 应用举例 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足： 2n ? N 将输入信号编成二进制代码的电路。 N个 n位 编码器 高低电平信号 二进制代码 20.8.1 二进制编码器 1. 确定二进制代码的位数： 输入有八个信号，即 N=8，根据 2n ? N 的关系，即 n=3，即输出为三位二进制代码。 这种编码器通常称为8/3线编码器。 例题：设计一个编码器，满足以下要求： 将 I0、I1、…I7 八个输入信号编成二进制代 码输出。 (2) 编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。 2. 列