原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第六章 组合逻辑
组合电路与时序电路
组合电路与时序电路
Out
In
组合逻辑电路
In 组合逻辑电路 Out
状态
组合电路 时序电路
Output = ( )
Output = f (In ) f In, Previous In
静态CMOS组合电路
静态CMOS组合电路
（1）在每一时间（除切换期间）每个门的输出总是通过低阻连至 V 或 V
DD ss
（2 ）静态时，门的输出值总是由电路所实现的布尔函数决定
（3 ）它不同于动态电路：动态电路把信号值暂时存放在高阻抗电路节点电容上
2006 Fall 清华大学微电子所 《数字大规模集成电路》 周润德 第6 章（1）第 1 页
第一节 静态互补CMOS 电路
第一节 静态互补CMOS 电路
（PUN 和 PDN 是对偶的逻辑网络 ）
V
DD
In1 PUP 是 PDN 的对偶
…
仅 PMOS
In2 PUN
InN F(In1,In2,…InN) （DeMorgan’s 定理）
In1 A +B AB
In2… PDN 仅 NMOS
InN AB A +B
互补逻辑门是“反相”的：AND ＝ NAND ＋ INV
2006 Fall 清华大学微电子所 《数字大规模集成电路》 周润德 第6 章（1）第2 页
组合逻辑中的
阈值损失
VDD VDD
PUN S D
PMOS管传送高电平时 VDD NMOS管传送高电平时
无阈值损失 有阈值损失
D 0 →VDD
文档评论（0）