- 1、本文档共19页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
.
..
EDA设计(二)
摘要
该实验是利用QuartusII软件设计一个数字钟,进行试验设计和仿真调试,实现了计时,校时,校分,清零,保持和整点报时等多种基本功能,并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了整点报时音乐功能使数字钟功能更加完善
关键字:Quartus 数字钟 多功能 仿真
Abstract
This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour. And then validated the design on the experimental board.In addition,the music behing the belling on the hour make it more perfect
Key words: Quartus digital-clock multi-function simulate
目录
一 设计要求……………………………………………3
二 工作原理……………………………………………4
三 各模块说明…………………………………………4
分频模块…………………………………………5
计时模块…………………………………………8
动态显示模块…………………………………10
校分与校时模块………………………………11
清零模块………………………………………12
保持模块………………………………………12
报时模块………………………………………12
四 扩展模块…………………………………………13
整点报时音乐………………………………18
五 调试、编程下载…………………………………19
六 实验中出现问题及解决办法……………………19
七 实验收获与感受…………………………………20
八 附录:数字钟总原理图…………………………
九 参考文献…………………………………………21
设计要求
设计一个数字计时器,可以完成00:00:00到23:59:59的计时功能,并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。
具体要求如下:
能进行正常的时、分、秒计时功能,最大计时显示23小时59分59秒。
分别由六个数码管显示时分秒的计时。
K1是系统的使能开关,K1=0正常工作,K1=1时钟保持不变。
K2是系统的清零开关,K2=0正常工作,K2=1时钟的分、秒全清零。
在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关,K3=0正常工作K3=1时可以快速校分;K4是系统的校时开关,K4=0正常工作,K4=1时可以快速校时。
设计提高部分要求
时钟具有整点报时功能,当时钟计到59’51”时开始报时,在59’51”,59’53”, 59’55”,59’57” 时报时频率为512Hz,59’59”时报时频率为1KHz。
星期显示:星期显示功能是在数字钟界面显示星期,到计时到24小时时,星期上显示的数据进一位。
闹表设定:通过开关切换显示至闹钟界面,利用闹钟校时和校分开关对闹钟时间进行设定,且不影响数字钟计时。当计时到闹钟设定时间蜂鸣器鸣叫,并响起彩铃。
秒表计时:通过开关切换显示至秒表界面,分秒部分是100进制的,即当值为99时向秒位进位。
仿真与验证
用Quartus软件对设计电路进行功能仿真,并下载到实验板上对其功能进行验证。
工作原理
数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的,控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中,脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率;计时电路与动态显示电路相连,将时间与星期显示在七段数码管上,并且驱动蜂鸣器整点报时;校时校分电路对时、分、星期提供快速校时;清零电路作用时,系统的分秒时同时归零;保持电路作用时,系统停止计时并保持时间不变。
其原理框图如图所示:
计时电路
计时电路
校分校时电路
脉冲发生电路
译码显示电路
报时电路
清零电路
各模块说明
分频模块
分频模块将实验箱提供的48MHZ的频率分频,得到所需的频率。实验中需要1HZ作为时秒、分、时的时钟信号,2HZ作为校分、校时的时钟信号,200HZ、1000HZ作为报时蜂鸣所需频率信号等。我们实现的方法是一个2分频,一个24分频,6个10分频级联。
a)24分频
文档评论(0)