王海光数字电子技术基础第6章半导体存储器件.pptVIP

（4）选择PROM，得实现的阵列图如图6.1.13所示。 6.1.3 ROM的应用举例 由以上例子我们看到，ROM可方便实现各种组合电路，因此若在芯片中再添加适量的存储单元，则可用来构成各种时序电路。基于这种思想，出现了下一章将介绍的可编程逻辑器件。由于ROM的地址译码器是个固定的、不可编程的全译码器，与阵列须生成了所有最小项，而要实现的逻辑函数仅用到其中的几个，造成芯片硬件资源的浪费。因此，可编程逻辑器件采用的是可编程的与阵列，便于根据需要只生成必要的与项（还未必是最小项），从容应对当前设计对象功能纷繁复杂，所需芯片硬件资源急剧加大的局势。 6.1.3 ROM的应用举例 图中 为片选信号，当 时RAM被选中，可正常工作，否则所有I/O引脚均处于高阻态，与外围电路隔离开。 为读写控制信号，当 时可进行写（存入）信息操作，否则进行读操作。 6.2 随机存储器RAM 跟ROM以结构方式记忆信息不同，RAM是以电路状态的不同来保存信息的，因此其基本存储单元与ROM的不同，而且断电会造成存储信息丢失。由于电路状态的变化很快，且不造成器件的物理损伤，所以RAM可在系统运行中无限次快速修改存储的信息。为便于信息的写入，RAM在结构上必须要有一个专门管理输入输出信息通道的读写控制电路，其结构示意图如图6.2.1所示。 6.2 随机存储器RAM 按制造工艺的不同，RAM可分为双极型RAM和场效应管RAM。由于场效应管RAM的集成度高，功耗低，容量大，成了通常情况下的首选对象。而双极型RAM虽然存储速度高，但因功耗大，集成度低，仅用在少数对速度要求特别苛刻的场合，鉴于篇幅，不予介绍，有兴趣的读者可参考有关资料。 根据基本存储单元存储机理的不同，场效应管RAM有静态RAM（SRAM，Static Random Access Memory）和动态RAM（DRAM, Dynamic Random Access Memory）之分。他们都有读写方便，灵活耐用，但断电信息易失的特点。 由于RAM是以电路状态的不同来保存信息的，故其基本存储单元与ROM的不同。为简明起见，现以一简化的逻辑结构图6.2.2说明SRAM基本存储单元的工作原理。 6.2.1 SRAM 图6.2.2展示了SRAM中一个基本存储单元与周边电路的逻辑关系。非门G1、G2交叉耦合成一个锁存器，它与门控管T1、T2构成了SRAM的一个基本存储单元。要存入（即写入）信息时，读写控制信号 ，接通写缓冲器G4，断开读（输出）缓冲器G5。此时若选中该基本存储单元，则与 该基本存储单元相连的地址译码输出字线输出高电平，开通门控管T1、T2，从I/O写入的信息（设为1）以互补形式加到 端（ ）。要取出（即读出）信息时，读写控制信号 ，接通读缓冲器G5，断开写缓冲器G4，锁存器Q端信号经开通的门控管T1和读缓冲器G5送至I/O端。 6.2.1 SRAM 由于SRAM靠锁存器的记忆功能保存信息，因此断电信息就会丢失。由于写入存储信息只是对锁存器的置0或置1操作，耗时很短，可在系统运行中随机进行，且因该操作不带来芯片的物理损伤，因此具有产品耐用的优点。 6.2.2 DRAM DRAM基本存储单元的核心是一个电容器，以电容器存储电荷的方式来保存信息（若以电容因充电呈高电平代表存储了1信息，则失电呈低电平就代表存储了0信息。）。由于电路中难免存在漏电流，电容器所存电荷不断减少，会导致存储的信息丢失，故须定期为电容器补充电荷（业内称之刷新或再生）。为简明起见，现以一简化的逻辑结构图6.2.3说明DRAM基本存储单元的工作原理。 6.2.2 DRAM 图6.2.3展示了DRAM中一个基本存储单元与周边电路的逻辑关系。N沟道增强型MOS管T与电容C构成了DRAM的一个基本存储单元，其中MOS管T作为门控管起开关的作用。当地址经译码选中该基本存储单元时，与它相连的字线呈高电平，开通门控管T，C与位线连通，反之断开。写入信息时，读写控制信号 ，接通输入缓冲器G1，断开输出缓冲器G2，从I/O写入的信息便可经G1、位线、T传到电容器C。 若输入1，则向电容器充电，反之电容器放电。读出信息时，读写控制信号 ，接通输出缓冲器G2，断开输入缓冲器G1，电容器C中存储的信息经T、位线、G2传往I/O。由于读出时会消耗电容器C中的电荷，存储的信息因此