EFT防护措施.docxVIP

触发电路的作用 片上ESD/EFT 的保护本质上有两个方面要求：用低阻抗的泄放通道安全的泄放瞬态大电流以阻止体硅的热损坏和将巨大的脉冲电压钳位在一个安全的范围内以避免内部工作电路由于电压过载而受损。 ESD/EFT 防护电路设计目的就是要避免工作电路成为 ESD/EFT 的放电通路而损坏，确保有合适的低阻旁路将 ESD/EFT 电流引入电源线或地线。这个低阻旁路不但要能吸收 ESD/EFT 电流，还要能钳位工作电路的电压，防止内部的工作电路由于电压过载而受损。 一个理想的保护电路应该具有下列特征： 1、非常低的导通阻抗； 2、Trigger 电压应该大于最坏情况下的电源电压值（VDD+10%） 3 、Trigger电路具有几乎瞬时的打开时间； 4、非常高的能量处理能力； 5 、保护电路只有在 EFT/ESD 事件发生时才打开，正常工作时不工作； 6、寄生效应很小； 7 、在 I/O 单元中占的面积小； 8、在 EFT/ESD 事件中，能将 PAD 电压限定在被保护电路的安全电压值内。 片上 ESD/EFT 保护网络主要包括 I/O 保护和电源保护两部分。图 1为典型的 EFT/ESD 保护电路结构。前级 I/O 保护通过将 PAD 电压限制在一个定值，避免大部分干扰电流流入 I/O 及内部电路，致使 I/O 或内部电路失效；电源保护网络主要是迅速检测到VDD 上的高压或高频干扰信号，使 ESD/EFT 产生的高压对电路破坏前就提供一条由 VDD 到 VSS 的低阻通路，将大电流快速的泄放到地。 图1 典型EFT/ESD保护电路结构 触发电路 我们通常把 RC 频率辨别电路和反相器驱动电路一起称为触发（Trigger）电路。Trigger 电路是该部分保护电路设计的核心，Trigger 电路应该在瞬态脉冲事件发生时导通 NMOS Clamp，并持续到 EFT 事件完毕后才关断。NMOS Clamp 就是普通的 NMOS 器件，放置在 VDD 总线和 VSS 总线之间，利用 MOS 器件在导通时的线性低阻抗特性从而实现对电源电压的钳位。 RC 电路包括一个电容和一个电阻，串接在 VDD 和 VSS 之间。电阻可以是 NMOS 或 PMOS 晶体管。当 VDD 总线上出现脉冲干扰，R1C1 频率辨别电路检测到符合 EFT 脉冲判定条件的信号时，将会使第一个反相器的输入端拉低，经三级反相后使 NMOS Clamp 管的栅极电压拉高而导通，在 VDD 总线和 VSS 总线之间提供一条低阻抗通路，达到对电源电压钳位的目的。图2为 图2 RC触发MOSFET电源电路结构 EFT 触发电路的设计原理如图3所示 EFT 触发电路是整个 EFT 保护网络设计的核心部分，不仅要能快速准确的检测到快速上升的 EFT 事件，控制 NMOS clamp 管的开断，还要区分正常的上电事件和 EFT 事件，防止正常上电过程中发生的误启动。 图3 EFT 触发电路的设计原理 EFT防护措施 1、电源线的措施 解决电源线干扰问题的主要方法是在电源线入口处安装电源线滤波器，以阻止干扰进入设备。这时，只要在电源线的入口处安装一只含有共模滤波电容的电源线滤波器，线——地之间的共模电容是抑制这种瞬态干扰的有效器件，它使干扰旁路到机壳而远离内部电路。当这个电容的容量受到泄漏电流的限制而不能太大时，共模扼流圈必须提供更大的保护作用。这通常要求使用专门的带中心抽头的共模扼流圈，中心抽头通过一只电容连接到机壳。如果设备的机箱是非金属的，则地线面不能起到较好的旁路左右，在这种情况下，主要靠提高电感高频特性发挥作用。采用铁氧体磁芯吸收的方案非常便宜也非常有效。一般将铁氧体磁芯作用在干扰源头和设备的入口最为有效。 在电源设计中，抑制电快速瞬变脉冲群干扰的主要措施是滤波，在实际设计滤波器时采用共模扼流圈与差模电容组合的方式构成滤波器。共模扼流圈是由铁氧体磁珠和铜导线绕制而成。铁氧体磁珠的抗干扰能力与其本身的磁珠特性及几何尺寸有关，对于同种磁芯的磁珠而言，其长度越长，内径越小，外径越大，抑制效果越好。 因此随频率增加铁氧体磁珠阻抗不断增加，在低频段其阻抗主要由电感分量构成，且阻抗非常小; 而在高频段，其阻抗主要由电阻分量决定，此时感性分量仍很小。 因此铁氧体磁珠可以很好地抑制 EFT 的高频干扰，并将其能量转化为热量散发出去。 在微机保护装置的电源端口采取过电压抑制和滤波来抑制 EFT 对微机保护装置的干扰。 常用的过电压抑制方法有：放电间隙、气体放电管、氧化锌压敏电阻和瞬态抑制二极管等。 常用的滤波方法有：电磁干扰滤波器、电源滤波器和铁氧体磁珠等。 在微机保护装置的电源端口施加 3 级 EFT/B， 微机保护装置内 5 V 工作电源在未采取抑制措施和采取上述抑制措施 时受到