硬件实习报告.doc

硬件实习报告 --数据采集系统 姓名：邱磊（同组人：薛娆） 学号：0340303103 指导老师：蒋贻濂、王长宝 数据采集系统 ——用打印机输出的数据采集系统 理论设计要求 以8088/86及其支持电路为基础，配备必要的存储器、中断、定时系统、感测接口、打印机接口等构成数据采集系统； 系统可控制8路采集，采集信号的最高频率为10Hz； 采集数据存储在内存区，要求能连续保存10分钟的各路数据； 使用打印机输出，可在10分钟后批量打印采集的数据； 方案设计中要突出数据采集分系统和输出接口的设计，进行多种速率、多路采集控制等方面的分析，为硬件设计和软件编程提供依据； 安装调试要求 充分利用实验系统的条件，侧重于数据采集子系统和打印机接口的设计与实现；安装接线后自行进行检查测试； 调试时先对自行安装部分进行分调，然后进行系统联调，检测能束达到功能要求。 实验器材 QTH2008PCI、PC机一台 设计方案的说明与论证 根据实验要求，该系统是在8086最小模式下由A/D转换器0809，计数器8253（8254）、中断控制器8259、并行接口8255以及打印机组成。其中又分为两个子系统，它们分别是数据采集子系统和打印输出子系统。数据采集子系统由8253（8254）计数，定时将0809根据调节电位器产生的0~5V电压采集来的8路数据保存到缓冲区中；打印输出子系统由8255接打印机，将采集的数据从内存内中取出并打印。 主要组成部分的原理 1、ADC0809 IN0～IN7：8路模拟信号输入端，由地址锁存及译码控制单元的3位地址A、B、C进行选通切换。 START：A/D转换启动控制信号输入端。 ALE：地址锁存信号输入端，START 和 ALE 用于启动A/D转换。 VREF（+）和VREF（-）：正、负基准电压输入端。 OE：输出允许控制信号输入端，A/D转换后的数据进入三态输出数据锁存器，并在OE的作用下（OE为高电平），通过D0～D7将锁存器的数据送出。 EOC：A/D 转换结束标志信号。EOC为高电平时，表示转换结束，因此EOC可作为CPU的中断或查询信号。 CLK：ADC0809内部没有时钟电路，故时钟信号应由外部送入CLK端。 时器/计数器8253（8254） D0～D7：双向三态数据总线。 CLK0～CLK3：时钟输入线，计数脉冲输入端。 GATE0～GATE3：门控信号。 OUT0～OUT3：信号输出端。 CS：片选信号输入线，低电平有效。 RD：读选通信号线，低电平有效。 WR：写选通信号线，低电平有效。 A0、A1：端口地址输入线，用于选择内部端口寄存器。 CPU 对8254 的操作 A1 A0 RD WR CS 操作 0 0 1 0 0 装入计数器0 0 1 1 0 0 装入计数器1 1 0 1 0 0 装入计数器2 1 1 1 0 0 写方式字 0 0 0 1 0 读计数器0 0 1 0 1 0 读计数器1 1 0 0 1 0 读计数器2 1 1 0 1 0 无操作三态 X X X X 1 禁止三态 X X 1 1 0 无操作三态 8254控制字 D7 SC1 00—计数器0、01—计数器1、10—计数器2、11—非法 D6 SC0 D5 RL1 00—计数器闩锁操作、01—只读/写高位字节、 10—只读写低位字节、11—先读写低位字节，后读写高位字节 D4 RL0 D3 M2 000—方式0、001—方式1、010—方式2、 011—方式3、100—方式4、101—方式5 D2 M1 D1 M0 D0 BCD 0—二进制计数、1—BCD码计数 可编程中断控控制器8259A D0～7 8259A IRQ0～7 WR INT RD CS A0 INTA CAS0 SP/ EN CAS1 CAS2 图1中断控制器8259逻辑结构 D0～D7：数据线，双向。 WR：写控制信号，低电平有效。 RD：读控制信号，低电平有效。 CS：片选端，低电平有效。 A0：地址线。在8088中由CPU的A0接入8259的A0端；而在8086中由CPU的A1接入8259的A0端 IRQ0～IRQ7：8级中断请求输入。 INT：中断请求信号（输出）。用来向CPU发中断请求信号。 INTA：中断应答线（输入）。当接收到CPU的应答信号后，8259A就把中断向量类型号送到数据线。 SP/EN：在缓冲器工作方式作为输入信号允许缓冲器选通。在主从工作方式作为输入信号由该输入脚的电平来区分“主”或“从” 8259A，若输入高电平则为“主” 8259A，若输入低电平则为“从” 8259