基于DE0的VHDL语言设计的数字钟.doc

基于DE0的数字钟设计 PAGE \* MERGEFORMAT 13 EDA设计报告 EDA设计报告 题 目： 数 字 钟 班 级： 电信08-1 姓 名： 胡 凯 学 号： 20081303304 指导老师： 殷 刚 2010年12月23日 基于DE0的数字钟设计 目录 TOC \o 1-4 \h \z \u HYPERLINK \l _Toc263719691 摘要： 3 HYPERLINK \l _Toc263719692 关键词： 3 HYPERLINK \l _Toc263719693 一、设计目的 3 HYPERLINK \l _Toc263719694 二、设计内容 3 HYPERLINK \l _Toc263719695 三、设计原理 3 HYPERLINK \l _Toc263719696 1、数字钟的基本工作原理 3 HYPERLINK \l _Toc263719697 2、数字钟设计的电路原理图 4 HYPERLINK \l _Toc263719698 3、VHDL 设计 4 HYPERLINK \l _Toc263719699 四、设计仪器、设备 5 HYPERLINK \l _Toc263719700 五、设计步骤 6 HYPERLINK \l _Toc263719702 1：建立工程 6 HYPERLINK \l _Toc263719703 2：设计输入、编译 6 HYPERLINK \l _Toc263719704 3：建立波形文件仿真 6 HYPERLINK \l _Toc263719705 4：分配引脚 6 HYPERLINK \l _Toc263719706 5：下载测试 7 HYPERLINK \l _Toc263719709 六、总结 8 HYPERLINK \l _Toc263719710 参考文献 8 HYPERLINK \l _Toc263719711 附录： 8 摘要：EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为24时59分，另外还具有校时功能。 总的程序由两个不同功能的单元模块程序拼接而成，其中包括时分秒计数和设置程序模块、显示模块拼接程序模块。并且使用QUARTUS ?II软件进行电路波形仿真，下载到DE0实验板测试。 关键词：数字钟，EDA，VHDL语言，DE0 一、设计目的 1、熟练地运用数字系统的设计方法进行数字系统设计； 2、能进行较复杂的数字系统设计； 3、按要求设计一个数字钟。 二、设计内容 1、要求显示分、时，显示格式如下； 2、具有调整时间功能。 三、设计原理 1．数字钟的基本工作原理： 数字钟以其显示时间的直观性、走时准确性作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路的控制下完成预定的各项功能。数字钟的基本原理方框图如图1。 控制信号输入50M信号输入 控制信号输入 50M信号输入 编码、显示输出 编码、显示输出 计时与 计时与控制模块 图1 1）计时与控制模块：完成时、分、秒的正确计时并且完成时间调整功能，输出小时、分钟的整数值； 2）控制信号信号：通过两个拨码开关和两个按键控制，可调整时、分； 3）50M信号输入：通过特殊的输入端，从50M晶振输入信号； 4) 编码、显示输出：接收计时与控制模块的小时、分钟信号，经过编码，通过四个八段数码管显示。 根据总体方框图及各部分分配的功能可知，本系统可以由计时、控制、显示模块组成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟采用60进制。 2、数字钟设计的电路原理图 图2 3、VHDL 设计 library ieee; use ieee.std_logic_1164.all; entity clk is port ( clk_50m : in bit; d,u: in bit; sel : in bit_vector(1 downto 0); clk_1s : buffer bit := 0; date_m : buffer natural range 0 to 60; date_h : buffer n