可编程逻辑设计.pptVIP

可程式邏輯設計 Outline PLD、SPLD、CPLD、FPGA PLD軟體設計流程 Mapping Design to XC4000 編譯邏輯設計 實行設計電路 PLD發展由來 先前數位邏輯系統的設計法是依照所需的規格定義出輸入輸出、列出真值表、推導布林等式，使用K-map或邏輯代數公式求出簡化後的邏輯方程式，之後選用標準邏輯功能IC(TTL、CMOS等) 印刷電路板(PCB)上建構電路 缺點有 使用的IC元件多，設計的整合性很低，無法得到Reliable Design PCB面積大，系統電路的成本高 局部設計改變時，PCB板設計re-design的空間很小 為了克服上述缺點，PLD(Programmable Logic Device)應運而生，它解決了大規模IC不能實現在大範圍與高頻使用的缺點 演進過程 全訂製程IC（Full Custom ICs） 從設計到製造的過程，全依客戶所委託設計的IC，得到一個最佳電路整合，在價格和性能上追求最佳的solution，但研發時間及人力花費很高 晶胞元IC（Cell Base ICs） 將邏輯電路中的模組以Cell 方式建立，於是我們可以將設計完成之Cell儲存成Cell Library，往後有需要此模組時可套用此應用 閘陣列（Gate Array） 由CMOS邏輯閘組成邏輯電路，在內部使用PMOS及NMOS電晶體組成基本電路，