低延迟以太网10GMAC用户指引-Intel.PDFVIP

低延迟以太网 10G MAC 用户指南 ® ® 针对 Intel Quartus Prime 设计套件的更新： 16.1 订阅 UG-01144 | 2016.10.31 反馈 官网最新文档：PDF | HTML 内容 内容 1. 关于低延迟以太网 10G MAC 5 1.1. 特性 6 1.1.1. LL Ethernet 10G MAC 和 Legacy 10-Gbps Ethernet MAC6 1.2. 发布信息 8 1.3. 器件系列支持 9 1.3.1. 定义：器件支持等级 9 1.4. 性能和资源利用 10 1.4.1. 资源利用 10 1.4.2. TX 和 RX 延迟 10 2. 启用12 2.1. Intel FPGA IP 核介绍 12 2.2. IP 核安装和授权 13 2.3. 生成 IP 核（ Quartus Prime Pro Edition） 13 2.4. 所生成文件 15 2.5. 仿真 Intel FPGA IP 核 15 2.6. 创建 SignalTap II 调试文件以匹配设计层次 16 2.7. LL Ethernet 10G MAC IP 核的参数设置 16 2.8. 更新 LL 以太网 10G MAC IP 核 18 2.9. LL 以太网 10G MAC IP 核的设计考量 19 2.9.1. 从 Legacy Ethernet 10G MAC 移植到 LL Ethernet 10G MAC 19 2.9.2. 时序约束19 3. 功能性说明 21 3.1. 体系结构 21 3.2. 接口 21 3.3. 帧类型23 3.4. TX 数据路径 24 3.4.1. 填充字节插入 24 3.4.2. 地址插入 24 3.4.3. CRC-32 插入 24 3.4.4. XGMII 封装 26 3.4.5. 数据包间间隙生成和插入 26 3.4.6. XGMII 传输 27 3.4.7. 单向特性 27 3.4.8. TX 时序图 28 3.5. RX 数据路径 31 3.5.1. XGMII 解封装 32 3.5.2. CRC 检查 32 3.5.3. 地址检查 32 3.5.4. 帧类型检查 33 3.5.5. 长度检查 33 3.5.6. CRC 和填充字节移除 34 3.5.7. 上溢处理 34 3.5.8. RX 时序图 35 低延迟以太网 10G MAC 用户指南 2 内容 3.6. 流程控制 36 3.6.1. IEEE 802.3 流程控制 36