模拟电子与数字辑第4章下.ppt

  1. 1、本文档共53页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
模拟电子与数字辑第4章下

第4章 16位微处理器 4.4 8086/8088的主要操作功能 习题 4.4 8086/8088的主要操作功能 一个微型机系统要完成各种任务,其中有一些操作是最基本的。本节讲解以下几项8086的主要操作: 4.4.1 系统的复位和启动操作; 4.4.2 总线操作; 4.4.3 中断操作;P.19 4.4.4 最小工作模式下的总线请求; 4.4.5 最大工作模式下的读/写操作。 4.4.1 系统的复位和启动操作 三态输出线包括AD15~AD0,A19/S6~A16/S3,BHE/S7,M/IO,DT/R,DEN,WR,RD和INTA。还有几条非三态输出线,在复位之后会处于无效状态,但不浮空,它们是ALE,HLDA,RQ/GT0,RQ/GT1,QS0,QS1。 8086/8088要求复位信号(RESET)至少有4个时钟周期的高电平,如果是初次加电的启动,则要求有大于50μs的高电平。当8086/8088进入内部RESET时,CPU就结束现行操作,维持在复位状态。 在复位的时候,代码段寄存器CS和指令指针寄存器IP分别初始化为FFFFH和0000H。所以,8086/8088在复位之后再重新启动时,便从内存的FFFF0H处开始执行指令,使系统在启动时,能自动进入系统程序。 在复位时,由于标志寄存器被清零,即所有标志位都被清除了,因而,系统程序在启动时,总是要通过指令来设置各有关标志。 复位信号RESET从高电平到低电平的跳变会触发CPU内部的一个复位逻辑电路,经过7个时钟周期之后,CPU就被启动而恢复正常工作,即从FFFF0H处开始执行程序。 4.4.2 总线操作 8086/8088 CPU中各单元之间以及与外设的数据交换,都是通过总线来进行的。总线操作有两种情况,即总线读操作及总线写操作。总线读操作指CPU从存储器或外设端口读取数据。总线写操作指CPU把数据写入存储器或外设端口。 下面将讲述8086/8088在最小工作模式下的总线读及总线写操作。 1. 最小工作模式下的总线读操作 8086/8088最小工作模式总线读操作的时序如图4.18(a)。 8086的20位地址信号是通过多路复用总线输出的,高4位地址通过地址/状态线A19/S6~A16/S3 送出,低16位地址通过地址/数据线AD15~AD0送出。在T1状态的开始,20位地址信息就通过这些引脚送到存储器和I/O端口(见图4.18(a)中的②)。 地址信息必须被锁存起来,CPU在T1状态从ALE引脚上输出一个正脉冲作为地址锁存信号(见图4.18(a)中的③)。在ALE的下降沿到来之前,M/IO信号、地址信号均已有效。锁存器8282正是用ALE的下降沿对地址进行锁存。 BHE信号也在T1状态通过BHE/S7引脚送出(见图4.18(a)中的④),它用来表示高8位数据总线上的信息可以使用。 BHE信号常常作为奇地址存储体的体选信号。 除此以外,当系统中接有数据总线收发器时,要用到DT/R和DEN作为控制信号。前者作为对数据传输方向的控制,后者实现数据的选通。为此,在T1状态,DT/R端输出低电平,表示本总线周期为读周期,即让数据总线收发器接收数据(见图4.18(a)中的⑤)。 (2) T2状态: 在T2状态,地址信号消失(见图4.18(a)中的⑦),此时,AD15~AD0进入高阻状态,以便为读入数据作准备;而A19/S6~A16/S3及BHE/S7引脚上  输出状态信息S7~S3(见图4.18(a)中的⑥和⑧),不过,在当前CPU设计中,S7未被赋予任何实际意义。 DEN信号在T2状态变为低电平(见图4.18(a)中的),从而在系统中接有总线收发器时,获得数据允许信号。 在T2状态,CPU于RD引脚上输出读信号,RD信号送到系统中所有的存储器和I/O接口,但是,只有被地址信号选中的存储单元或I/O端口,才会被RD信号从中读出数据,而将数据送到系统的数据总线上。 (3) T3状态: 在基本总线周期的T3状态,内存单元或者I/O端口将数据送到数据总线上,CPU通过AD15~AD0接收数据。 (4) TW状态: 当系统中所用的存储器或外设的工作速度较慢,从而不能用最基本的总线周期执行读操作时,系统中就要用一个电路来产生READY信号,READY信号通过时钟发生器8284A传递给CPU。CPU在T3状态的前沿(下降沿处)对READY信号进行采样。如果CPU没有在T3状态的一开始采样到READY信号(当然,在这种情况下,在T3状态,数据总线上不会有数据)为低电平,那么,就会在T3和T4

文档评论(0)

wyw118 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档