基于FPGA的通用型FIR数字滤波器的研究与设计.PDF

2015 年 软 件 2015, Vol. 36, No.6 第36 卷 第 6 期 COMPUTER ENGINEERING SOFTWARE 国际IT 传媒品牌 基于FPGA 的通用型FIR 数字滤波器的 研究与设计 张震 ( 中南民族大学 计算机科学学院，武汉市 430074) 摘 要：FIR 数字滤波器的实现是基于加法器和乘法器，通过延迟将输入信号与固定的抽头系数相乘累加得到滤 波结果，其中滤波系数是已知的数值，当我们需要一个固定阶数系数的值不固定时, 我们就需要将滤波的系数通过外部 输入的方式再与输入信号相乘。对于FIR 数字滤波器的通用型的研究是基于传统的串行FIR 数字滤波器的结构进行改 造，使用VerilogHDL 语言在Quartus II 和Modelsim 软件里面进行设计和仿真。结果表明基于FPGA 的通用FIR 数字滤 波器的设计是可行的。 关键词：加法器; 乘法器; 串行FIR 数字滤波器；串行结构；通用型FIR 数字滤波器 中图分类号:TN713+.7 文献标识码: A DOI ：10.3969/j.issn.1003-6970.2015.06.023 本文著录格式：张震. 基于FPGA 的通用型FIR 数字滤波器的研究与设计[J]. 软件，2015 ，36 （6）：125-128 Research and Design of Universal FIR Digital Filter Based on FPGA ZHANG Zhen (College of Computer Science, South-Central University for Nationalities, Wuhan 430074, China) 【Abstract 】: FIR digital filter is realized based on adders and multipliers. By delaying the multiplication accumulation of the inputted signal and the fixed tap coefficients, the filter results are obtained. The filter coefficient is known. When a fixed order number coefficient value is not fixed, we need to multiply the filter coefficients through external input with the input signal. Research on universal type of FIR digital filter is based on traditional serial FIR digital filter structure transformation, using Verilog HDL language in quartus and Modelsim software for design and simulation. The results show that the design of general FIR digital filter based on FPGA is feasible. 【Key words 】: Adder; Multiplier; FIR digital filter; Serial structure; Genera