2019-§4组合逻辑电路-文档资料.pptVIP

1.译码器的定义及功能 将二进制代码所表示的信息原意翻译出来,并转换成对应的输出高、低电平信号的过程称为译码； 实现译码功能的电路，称为译码器。 译码器的类型 ① 唯一地址译码器：P144√ 译码器的输入端： 一组二进制代码。 译码器的输出端： 只有一个有效电平信号。 特点： n个输入端，2n个输出端 ； 输入/输出端的位数： 4.4.2 译码器／数据分配器 3线—8线译码器 3位二进制（3线 – 8线）译码器的框图 输 入 信 号 输 出 信 号 ② 代码转换器： 将一系列代码转换成与之一一对应的 有效信号。 将一种代码转换成另一种代码。 二进制译码 器、二—十进制译码器、显示译码器 常见的唯一地址译码器： (1) 译码器定义： (2) 译码器功能： 在某一时刻，将一组输入代码，与输出端的一个有效电平相对应，其余输出端均为非有效电平。 （编码器有若干个输入端，但在某一时刻,只有一个有效输入信号被转换为一组二进制码） 对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端均为为非有效电平。 0 0 1 1 0 0 0 1 1 0 1 0 0 1 0 0 Y3 Y2 Y1 Y0 A0 A1 1 0 0 1 0 0 0 0 译码器功能表 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 Y0 Y1 I3 I2 I1 I0 1 1 0 1 1 0 0 0 编码器功能表 4.4.2 译码器／数据分配器 ①真值表： ② 逻辑表达式： ③电路： 设计一个2线 - 4线译码器。 ④逻辑符号 (3) 译码器设计例题： 4.4.2 译码器／数据分配器 1 1 1 1 0 0 0 1 0 0 1 注意：① 对应每一组输入代码，只有一个输出端为有效电平，其余输出端 均为非有效电平.可见,译码器是通过输出端的有效逻辑电平来识别不同代码的。 ② 符号说明：P145 8 个译码 输出端 逻辑图 3个控制端 3个编码输入端 4.4.2 译码器/数据分配器 2.集成译码器 (1) 74HC138(74LS138)集成译码器（3线—8线译码器） 示意框图 其中： 控制端E3为高电平有效； E2、E1为低电平有效； A2 、A1、 A0为编码输入端; 8个输出端是低 电平有效。 74HC138集成译码器功能表 L H H H H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H × × × × × L H H H H H H H H × × × H X × H H H H H H H H × × × × H × A2 E3 输 出 输 入 A1 A0 4.4.2 译码器/数据分配器 由此可见: 一个3线－8线译码器，能产生3变量函数的全部最小项,所以也把这种译码器叫做最小项译码器。 (2) 74HC42 二—十进制译码器【 4线-10线译码器】 把BCD代码翻译成10个十进制数字信号的电路。 4.4.2 译码器/数据分配器 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 7442 Y8 Y9 输入为 8421 BCD码 10个输出端，分别代表十进制数中的0～9十个数码。低电平有效。 【功能表见教材P148表4.4.8】 P 148 由74HC42构成译码电路及输入信号D、C、B、A的波形如图所示，试画出译码器输出Y0一Y9的波形。 【例P 149 】: 根据74HC42功能表和输入波形,可以得到输出端Y0- Y9波形 【解】: 从图中看出：如果输入信号DCBA按照0000到1001的顺序反复循环，在译码器的输出端Y0-Y9依次输出脉冲信号。 将这组脉冲作为控制信号，可以控制数字电路或系统按照事先规定好的顺序进行一系列操作。因此，译码器可以用于构成顺序脉冲产生电路. 【例4-11: P 149 4.4.5】 4.4.2 译码器/数据分配器 (3) 七段显示译码器 4.4.2 译码器/数据分配器 用来驱动各种显示器件，从而将用二进