三维积体电路检测技术专辑前言.DOCVIP

三維積體電路檢測技術專輯 前言 顧逸霞 在大眾消費電子產品快速朝向低耗能、輕薄化與多功高效能整合的需求下，傳統的積體電路製造技術已面臨前所未有的挑戰。為了解決目前積體電路製造技術的瓶頸，一項新興的積體電路製造技術朝向三維立體堆疊之方式來達到終端電子產品輕薄短小且高密度的目的，統稱為三維積體電路（3D IC）。 三維積體電路最大特點在於可讓不同功能性質，甚至不同基板的晶片，利用矽通孔（through silicon via；TSV）技術進行立體堆疊整合，如此可進一步縮短金屬導線長度及連線電阻，也能減少晶片耗能。簡單來說，矽通孔技術如同在摩天大樓中建置高速電梯的通道，是通過在晶片和晶片（chip-to-chip）之間、晶圓和晶圓（wafer-to-wafer）之間製作垂直矽通孔導通，實現晶片之間互連接的最新技術。與以往的晶圓積體電路元件封裝是以打線鍵合（wire bonding）和使用凸點（bumping）的覆晶（flip chip）技術不同，矽通孔技術能夠使晶片在三維方向堆疊的密度最大、外形尺寸最小、並且大幅改善晶片速度和降低功耗。然而三維積體電路的製程技術需取決於矽通孔製造技術能力、晶片接合時對準（alignment）能力、晶片之薄化(thinning)技術等關鍵技術問題，而這些問題都是在傳統的積體電路製程中所未見的，由於製程結構的密度及複雜度前所未有，再加上傳統光學顯微鏡方法無法檢測多層且不透光之矽材質，初期發展階段多以破壞性切片方法─ 掃描電子顯微術（scanning electron microscopy；SEM）來做晶片製程離線分析檢測。然而為了因應未來三維積體電路量產需求，現階段勢必需要建立突破性的非破壞性、可穿透矽基材、即時線上之製程檢測技術。 本專輯囊括了工業技術研究院量測技術發展中心已開發並應用在三維積體電路晶圓製程的檢測技術，包括紅外顯微術、紅外差分干涉對比顯微術、多通道電容感測器模組技術、光學式─ 電子式整合型顯微鏡等自有研發與應用技術內容，此外也包括徐得銘博士赴美國國家標準與技術研究院（National Institute of Standards and Technology；NIST）客座研究心得。 由於傳統光學檢測所使用的可見光波段是無法穿透矽基材的，所以無法量測到各疊層晶片上用來對位用的對位標記（alignment mark），因此量測中心開發了紅外顯微檢測系統藉以擷取各疊層的對位標記對焦影像，一旦晶片堆疊接合後就立即需要做晶片對位準確度的檢測，這是影響產品整體功能性是否可達最佳化非常關鍵的步驟。藉由自有跨焦取像影像處理技術及量測演算方法，可分析出上下疊層晶圓在X與Y方向的疊對誤差（overlay）分量等資訊，以做為晶片接合製程參數調整依據。 此外增加差分干涉對比光學元件於紅外顯微鏡系統，將有機會進一步減少縱軸掃描時間，加速疊對誤差量測速度。多通道電容感測器模組技術是應用一組雙通道電容式感測器，以及一種自行開發的分析演算方法，來量測金屬膜厚度、翹曲量、總厚度變異量等金屬膜製程的幾項重要參數。 光學式 ─ 電子式整合型顯微鏡設計之主要目的在於以低倍率光學顯微鏡快速尋找細部目標，再以電子顯微鏡做奈米尺度細部觀察。由於我們設計的光學顯微鏡之光路與電子顯微鏡之電子束共用同一條光路，同時皆是由上往下觀察樣品，如此一來本系統所觀察到的樣品影像將同時具備高重複性以及關聯性。此外，徐得銘博士赴美客座研究心得，將介紹以X光小角散射術（small angle X-ray scatterometry；SAXS）來量測疊對光柵之疊對位移值，其量測解析度遠高於傳統使用深紫外光的散射術，可作為未來半導體檢測新技術發展方向之參考。 希望藉由本專輯所發展之檢測設備為出發點，帶動國內三維晶圓製程檢測設備產業發展，結合國內檢測設備廠商、研究單位、以及政府單位資源，逐步擴展至整體半導體設備的研發，為未來台灣新產業建構基礎競爭力。 作者簡介 顧逸霞 量測中心 / 光電產業檢測設備發展部 / 資深正研究員