第05章触发器习题解N.pptVIP

第5章 触发器习题 触发器概念 波形图 分析电路 触发器应用 [题5.1] 画出图P5.1由与非门组成的SR锁存器输出端Q、Q的电压波形，输入端SDRD的电压波形如图中所示。 解：见图A5.1。 [题5.2] 画出图P5.2由或非门组成的SR锁存器输出端Q、Q的电压波形，输入RD的电压波形如图中所示。 [题5.3] 试分析图P5.3所示电路的逻辑功能，列出真值表，写出逻辑函数式。 解：由图可见，当CLK=0时G13和G23截止，Q端状态经G22反馈到G21的输入，Q端状态经G12反馈到G11的输入，保持Q和Q的状态不变。当CLK变为高电平以后，R和S的输入经G13和G23分别加到G11和G21的输入，将Q和Q置成相应的状态，如表A5.3的真值表所示。 表A5.3 题5.3中图P5.3电路的真值表 ①S、R的1状态同时消失后状态不定。 由真值表得 化简后得到 [题5.4] 图P5.4所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接通瞬间发生振颤，SD和RD的电压波形如图中所示, 试画出Q、Q端对应的电压波形。 解：见图A5.4。 [题5.5] 在图P5.5所示电路中，若CLK、S、R的电压波形如图中所示，试画出Q和Q端与之对应的电压波形。假定触发器的初始状态为Q=0。 解：见图A5.5。 [题5.6] 若将电平触发SR触发器的Q与R、Q与S相连，如图P5.6所示，试画出在CLK信号作用下Q和Q端的电压波形。已知CLK信号的宽度tW=4tpd。tpd为门电路的平均传输延迟时间，假定tpd tPHL tPLH。设触发器的初始状态为Q=0。 解：由于与非门G1-G4都存在传输延迟时间tpd，所以当CLK上升沿到达后，加在S端的高电平置1信号经过G1和G3两级门电路的延迟时间后，使Q端变为高电平。Q端的高电平反馈到G4的输人，经过G4的传输延迟时间后使Q端变为低电平。而在Q端变为高电平的同时，又使及端输入也变为高电平了，再经过门电路G2和G4的延迟时间后，将Q置成高电平，并反馈到G3输入端，经过G3的延迟时间后将Q端置成低电平。由于这时CLK已回到低电平，所以此后电路的状态不再改变，直到下一个CLK的高电平到来为止。 根据上面的分析，就得到了图A5.6的波形图。 [题5.7] 若主从结构SR触发器各输入端的电压波形如图P5.7中所给出，试画出Q、Q端对应的电压波形。设触发器的初始状态为Q=0。 解：根据SR触发器逻辑功能的定义和脉冲触发方式的动作特点(主从结构触发器属于脉冲触发方式)，即可画出如图A5.7所示的输出电压波形图。 [题5.8] 在脉冲触发SR触发器电路中，若S、R、CLK端的电压波形如图P5.8所示，试画出Q、Q端对应的电压波形。假定触发器的初始状态为Q=0。 解：根据朋触发器逻辑功能的定义及脉冲触发方式的动作特点，即可画出图A5.8中Q和Q的电压波形。 [题5.9] 若主从结构SR触发器的CLK、S、R、RD各输入端的电压波形如图P5.9所示，SD=1，试画出Q、Q端对应的电压波形。 解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特点，即可画出Q、Q的电压波形，如图A5.9所示。 [题5.10] 在脉冲触发JK触发器中，已知J、K、CLK端的电压波形如图P5.10所示，试画出Q、Q端对应的电压波形。设触发器的初始状态为Q=0。 解：根据JK触发器逻辑功能的定义及脉冲触发方式的，动作特点，画得Q、Q端的电压波形如图A5.10。 [题5.11] 已知脉冲触发JK触发器输入端J、K和CLK的电压波形如图P5.11所示，试画出Q、Q端对应的电压波形。设触发器的初始状态为Q=0。 解：根据JK触发器逻辑功能的定义及脉冲触发的动作特点，画出的Q、Q端电压波形如图A5.11。 [题5.12] 若主从结构JK触发器CLK、RD、SD、J、K端的电压波形如图P5.12所示，试画出Q、Q端对应的电压波形。 解：根据JK触发器逻辑功能的定义及脉冲触发方式的动作特点，画出的Q、Q端电压波形如图A5.12。 [题5.13] 已知CMOS边沿触发器输入端D和时钟信号CLK的电压波形如图P5.13所示，试画出Q和Q端对应的电压波形。假定触发器的初始状态为Q=0。 解：根据D触发器逻辑功能的定义及边沿触发方式的动作特点，即可画出Q、Q端的电压波形如图A5.13。 [题5.14] 已知维持阻塞结构D触发器各输人端的电压波形如图P5.14所示，试画出Q、Q端对应的电压波形。 解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方式，即可画出Q和Q的电压波形如图A5.14。 [题5.15] 已知CMOS边沿触发方式JK触发器各输入端的电压波形如图P5.15所示，试画出Q、Q端对应的电压波形。 解