第2章2.2 PU的逻辑结构与原理 专转本计算机.pptVIP

* * * * * * * * * * * * * * * * * * T T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 I6 I5 I4 I3 指令的流水线执行 指令1(I1) 指令2(I2) ··· 指令3(I3) I2 指令的顺序执行： I1 指令的流水线执行： Pentium 4的流水线分成20级，每一级的操作都很简单,执行速度极快，因而允许时钟频率高达1GHz以上 超流水线(Hyper-pipeline)技术 Pentium 4有多条超流水线，每条流水线的级数均很长，定点运算达20级，浮点运算达到29级，处于执行状态的指令数最多可达到126条 整数寄存器组 浮点数寄存器组 超级流水线中每步操作都非常简单，因此主频可以显著提高 取指阶段 译码阶段 执行阶段 保存结果,修改IP Pentium 4 的20级超流水线结构的示意图： 指令流水线的效果 Add Add Add Add Add Div Sub Mul Add Sub Add CPU 流水线会阻塞吗？ 如何确保指令流水线通畅？ 运算 结果 LOAD R1, B LOAD R2, C LOAD R3, D ADD R2, R1 LOAD R4, E STORE R2, A SUB R4, R3 调整后: LOAD R1, B LOAD R2, C ADD R2, R1 STORE R2, A LOAD R3, D LOAD R4, E SUB R4, R3 例: a = b+c; e = e-d; 假设a,b,c,d,e分别存储在地址为A,B,C,D,E的单元中 指令预取和分支预测 为了使流水线不中断，指令预取部件用于完成指令地址的计算，并从指令 cache中读取指令（一次64位），它还通过动态分支预测器对即将执行的指令提前进行预取，如果预测发生错误，那么流水线就会中断，CPU的速度将会受到影响 指令cache及指令预取部件 动态分支预测器 指令译码器 跟踪cache 分支预测器 执行跟踪cache(12000微操作) 微码ROM 控制整数ALU的微操作队列 控制浮点ALU的微操作队列 A=A+2; If (A10) B=A; MMX/SSE/SSE2/SSE3指令 所谓SSE指令，其特点是1条指令可处理128位的数据，它可以是下列情况之一： 4个单精度浮点数(各32位) 2个双精度浮点数(各64位) 16个8位整数 8个16位整数 4个32位整数 2个64位整数 1个128整数 由于一条指令可以处理若干个整数或浮点数，因而大大提高了计算速度，这种做法称为单指令多数据技术（single-instruction, multiple-data，简称SIMD） SSE/SSE2/SSE3指令在完成3D图形、语音识别、图像处理等多媒体应用的时候非常有效 SSE指令的SIMD操作举例 xmm0 xmm1 指令：addps xmm0,xmm1 + + + + （ 1次完成4个单精度浮点数相加） xmm0 xmm1 指令：addpd xmm0,xmm1 + + （ 1次完成2个双精度浮点数相加） 为什么需要64位计算？ 原因： 可以进行更大范围的整数运算 可以支持更大的内存 进行64位计算的条件： 64位的处理器 64位的操作系统(如 Windows XP X64，Windows Vista) 64位的应用软件 产品： RISC(UltraSparc Ⅲ、IBM公司的POWER5、HP公司的Alpha) Intel 安腾处理器( Itanium 和 Itanium 2) AMD64(Athlon 64系列、Athlon FX系列和Opteron系列) Intel EM-64T(Extended Memory 64 Technology) 至强(Xeon)系列、Pentium 4 6xx系列 和 Pentium D系列、P4 至尊版 Pentium的64位扩展技术(EM-64T) 整 数 寄 存 器 组 P4 Pentium 80386 80486 8086 8088 指令计数器 标志寄存器 64位处理器的整数寄存器组 共16个64位寄存器，另外还增加8个128位的SSE寄存器 增加了处理64位整数的指令 支持c语言中的“long int”数据类型，对应的是64位整数 Pentium 4 的64位寄存器组 超线程(Hyper-Threading, HT)技术 背景： 实际应用中CPU的执