项目一1位全加器.pptVIP

田瑞利 qq：512589021rltian9@126.com 公共邮箱：EDA201366@126.com 密码：201366 教材; EDA技术与实践，清华大学出版社，2011.12 参考书：王芳，LD/FPGA技术应用，电子工业出版社，2011.11 2.罗力凡等，基于FPGA开发快速入门.技巧.实例，人民邮电出版社，2009.5 一、项目描述 全加器是常用的组合逻辑电路，是数字电路中用来实现二进制运算的基本电路。 一位全加器是最简单的全加器，可用作实现多位全加器的单元电路。 本项目就是采用数字电路中利用基本门设计组合逻辑电路的方法，在PLD平台上设计一个全加器电路。 一、项目描述 二、项目资讯 EDA技术概述 FPGA与CPLD MAX II器件介绍 PLD开发软件Quartus II 可编程逻辑器件的设计应用流程 （使用专题课件一、二、三教授相应内容） 二、项目资讯 三、项目分析 三、项目分析 三、项目分析 四、项目实施 微机一台（Windows XP系统、安装好Quartus Ⅱ5.0等相关软件） EDA学习开发板一块 USB电源线一条 ISP下载线一条。 四、项目实施——1. Quartus Ⅱ原理图设计 四、项目实施——1. Quartus Ⅱ原理图设计 四、项目实施——1. Quartus Ⅱ原理图设计 四、项目